【数字IC验证半科班历程：芯片概括_2023.10.20】

前言

选择行业需深入了解：行业的前景，是否适合……在知乎浏览n多帖子，千人千面，褒贬不一，只能黑人问号脸。且帖子虽说明学习路线，但甚至面对缩写名词，百度后仍是一知半解，不知确切内容。我想若跟随一个人在这个行业的经历，是否心里更有着落……综合考量后（反反复复，学还是不学IC验证），我选择了报班数字验证（没有撤退可言），接下来打算按时间顺序记录下验证的学习（都在IC验证专栏，督促自己整理知识点），且工作以后一直记录（应该能找到工作吧），希望帮助到自学党充分了解IC验证（应该会从事IC验证不变了吧），母鸡是踏上赚钱之路^_or进入苦海#_#？（欢迎指错，共同进步，菜鸡期望涨粉丝儿~）

芯片：集成电路（大量的晶体管组成）+半导体

半导体材料：硅、锗、砷化镓等（用电控制电）
nm级指的是MOS管栅极的宽度，越小越好→平面式过小会直接通过min22nm→鳍式晶体管（三星、台积电3nm技术）
晶体管：“无沟道”和“有沟道”（源极通过栅极到漏极）

芯片的产生：

设计（fabless无生产线设计企业）→制造（foundry/fab台积电代工厂）（硅片制造和晶圆制造）→封装测试
IDM集成的器件制造商（包括设计和制造)：三星和英特尔
设计流程：系统设计→算法设计（算法验证c/matlab）→==RTL设计(RTL验证Verilog/VHDL/SV)==→逻辑综合→向foundry提交网表→foundry进行版图设计→foundry返回最终网表→后仿真→foundry流片

IC设计的分类

ASIC需制作掩模，适合芯片需求大；FPGA/CPLD不需后端设计/制作掩模，适合芯片需求小的

芯片的分工：

前端设计

需求（客户）、架构设计（架构工程师）→spec（说明书）、HDL编码（数字IC设计工程师）
数字IC验证工程师：仿真验证、逻辑综合、静态时序分析、形式验证
检验RTL级的HDL设计是否实现了Spec.需要的功能等
仿真：先对设计进行一系列的激励（输入），然后有选择的观察响应（输出）
激励与控制：设置输入端口，输入激励向量
响应和分析：及时监控输出响应信号变化，判断是否正确、合法
常用的仿真EDA工具：VCS（Synopsys）、Modelsim（Mentor）、NC（Cadence）（外企三巨头，常年干一个职业，不招应届生，需要经验，可以找实习，对于找工作很有帮助）

后端实现

逻辑综合、布局布线、时序分析（考虑时延）、版图验证、后仿真