西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）预习报告
一、计算/设计过程
说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）
1、1位半加器
真值表：
逻辑方程：
S=`AB+A`B
C=AB
2、1位全加器
真值表：
| Ai |
Bi |
Ci-1 |
Si |
Ci |
| 0 |
0 |
0 |
0 |
0 |
| 0 |
0 |
1 |
1 |
1 |
| 0 |
1 |
0 |
1 |
1 |
| 0 |
1 |
1 |
0 |
0 |
| 0 |
1 |
0 |
1 |
0 |
| 0 |
1 |
0 |
0 |
1 |
| 0 |
1 |
1 |