mig IP核的学习
mig全称是Memory Interface Generator。
参考自视频：MIG IP配置_哔哩哔哩_bilibili
DDR基础知识
时钟类型
使用流程
选择DDR3
16是地址线的位宽
能在DDR3的型号MT41K256M16XX-125中看出来。
怎么选择clock period 靠的是 芯片型号中的 -125,然后算出 800MHZ,但是我只能选出400MHZ,不太明白为什么，是fpga芯片的问题
- 这是内存控制器的时钟周期，通常指的是控制器访问DDR3存储器时所使用的主时钟周期。例如，图中你设置的 "Clock Period" 为 2.5 ns，对应的是 400 MHz 的时钟频率。
- 这个时钟周期与内存模块通信的速度直接相关，较短的周期意味着更快的时钟频率和更高的数据传输速率。
- 详细解释如手册
参考时钟默认200MHZ，是一个比较固定死的值，如上图的input clock period，就是200MHZ,这个时候就能给参考时钟用的 system clock
XADC的作用主要是
保持默认
点一下restore ，然后next就可以
解决方案是将DQ[8-15]接到另一个byte group上。如下，因为
保持默认
保持默认
用户 MIG DDR的带宽计算
DDR的数据位宽在这里可选
因为存在 用户侧带宽 = DDR带宽 这个等式，所以例化IP核的时候，veo文件会自己计算用户界面的数据位宽。如下所示为128bit