当前位置: 首页 > article >正文

太速科技-430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe卡

430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe卡

一、板卡概述

    板卡使用Xilinx的第三代RFSOC系列,单颗芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F实时处理核,以及大容量FPGA。

    对主机接口采用PCIe Gen3x16,配合PCIe DMA传输,支持高速数据采集和传输。

 

二、板卡特性:

  • 基于Zynq RFSoC系列FPGA,支持8路最高5G ADC和8路最高10G的DAC
  • PL 2组64bit 2400M DDR4,支持PL部分高速存储和处理。 单组4GB字节容量,PL部分8GB字节容量。
  • 标准PCIe全高半长板型(167 x 111 mm ),适配常见主机、服务器
  • PCIe Gen3 x16,高速数据通讯,附带DMA传输例程
  • 可快速修改版型,支持客户定制开发
  • PS部分1组64bit位宽DDR4,单组4GB字节
  • 可配置的Dual QSPI 加载
  • 支持MicroSD卡加载
  • 1000Base-T以太网(RJ45)端口(CPU端)
  • USB接口支持
  • 支持外部时钟输入

 三、FPGA设计框图:

 

    PL部分,主要分为:

  1. PCIe DMA部分,PCIe分为寄存器通道和数据DMA通道,寄存器用于板卡控制和状态监控,数据DMA用于读取ADC采集的数据。
  2. DDR4控制管理,包括ADC的数据写入DDR4,以及上位机从DDR4中读取数据。
  3. RF硬件控制,用于控制板卡上PLL,ADC和DAC控制。
  4. 数据处理模块,即用户的数据处理部分。可根据客户的要求定制开发。

    板卡时钟灵活,支持多种应用配置,模拟部分的时钟,采用LMK04828,双PLL锁相环。

    如果采用板内时钟,用TCXO和VCXO双锁相环,提供稳定可靠的模拟时钟。同时也输出一路给FPGA进行数字处理。

    该方案也支持使用外部独立输入时钟,通过LMK04828扇出后输出给ADC和DAC。

 

    数字部分,使用高集成度的SI5341B,单路芯片输出PS和PL所需的各路时钟。

 

四、部分测试结果:


http://www.kler.cn/a/371374.html

相关文章:

  • git下载和配置
  • 【Linux内核揭秘】深入理解命令行参数和环境变量
  • 若依微服务架构遇到的一些问题记录
  • C++进阶-->多态(Polymorphism)
  • 使用 Kafka 和 MinIO 实现人工智能数据工作流
  • 随记:MybatisPuls中的抽象类Model和BaseMapper、自定义MetaObjectHandler实现类
  • 【C++单调栈】1673. 找出最具竞争力的子序列|1802
  • P1012 [NOIP1998 提高组] 拼数
  • 浏览器HTTP缓存解读(HTTP Status:200 304)
  • 【Mac】安装CosyVoice
  • spyglass关于cdc检测的一处bug
  • 精益求精:提升机器学习模型表现的技巧”
  • 如何批量注册多个Outlook邮箱账号并避免关联
  • apisix的原理及作用,跟spring cloud gateway有什么区别?
  • 《Linux运维总结:基于ARM64+X86_64架构CPU使用docker-compose一键离线部署redis 6.2.14容器版哨兵集群》
  • angular使用http实现get和post请求
  • TimyNote:轻便高效的跨平台笔记工具
  • 如何使用Photoshop修改图标为纯色
  • MATLAB细胞干扰素信号矩阵和微分方程计算分析
  • 【06-并发控制:互斥 (1)-课堂示例代码运行】 modelchecker的使用封装 Peterson算法的修改和验证
  • 迈威通信西安采矿展大放异彩,驱动煤矿智能转型加速跑
  • 面试中的一个基本问题:如何在数据库中存储密码?
  • Codeforces Round 909 (Div. 3)
  • selenium解决调用Chrome str’ object has no attribute ‘capabilities’ Process finished
  • redis修改配置文件配置密码开启远程访问后台运行
  • Vscode中Github Copilot无法使用