Renesas R7FA8D1BH (Cortex®-M85) 存储空间介绍

目录

概述

1  R7FA8D1BH MCU简介

1.1 MCU介绍

1.2 MCU存储器

1.3 内存空间

1.4 MCU架构框图

2 存储空间架构

2.1 Flash结构

2.2 Data Flash和Code Flash比较

概述

本文主要介绍Renesas R7FA8D1BH (Cortex®-M85) 存储空间的相关内容，包括Flash区间，内存分布等，还介绍了该MCU的内部存储空间的架构。

1  R7FA8D1BH MCU简介

1.1 MCU介绍

高性能480 MHz Arm®Cortex®-M85内核与HeliumTM，高达2 MB的双银行代码闪存，后台和SWAP操作，12 KB数据闪存和1mb SRAM与奇偶校验/ECC。

高度集成的以太网MAC控制器，usb2.0高速，CANFD， SDHI, I3C，八进制SPI，动态解密，图形LCD控制器，2D绘图引擎，MIPI DSI和先进的模拟。

集成瑞萨安全IP与加密加速器。密钥管理支持，篡改检测和功耗分析阻力与Arm®TrustZone for 集成的安全元件功能。

该MCU集成了多个系列软件兼容的基于Arm®的32位内核，这些内核共享一组通用的瑞萨芯片外设便于设计可扩展性和高效的基于平台的产品开发。

1.2 MCU存储器

具体特点如下：

●高达2mb的代码闪存
●12 KB数据闪存（100,000个程序/擦除（P/E）周期）
● 1 Mb SRAM，包含128kb TCM

1.3 内存空间

该MCU包含代码闪存、数据闪存和选项设置存储器。闪存存储的代码指令和操作数，以及存储数据的数据闪存。

1.4 MCU架构框图

下图给出了单片机超集的框图。组中的一些单独设备具有特性。

2 存储空间架构

2.1 Flash结构

下图为线性模式下代码闪存的内存映射图。代码flash的内存映射图如图所示双模式内存。该单片机利用双Bank功能，将代码闪存作为2个Bank区。这Bank结构允许在用户程序运行时安全更新程序。在该单片机中，代码闪存的用户区被分为8kb和32kb的块，作为单元擦除。

1)  线性模式下的代码闪存图

2)  线性模式下代码闪存的读取和编程/擦除地址

3)  双模式下代码闪存的读取和编程/擦除地址

该单片机的数据快闪存储器的数据区被划分为64字节块，每个字节块作为一个擦除单元。数据闪存的映射关系如下图所示。 

2.2 Data Flash和Code Flash比较