当前位置：首页 > article >正文

6层板设计常用知识笔记

article 2024/11/14 18:27:37

1. 6层板设计叠层方案
（1）叠层方案优选以下方式
在这里插入图片描述
（2）过孔做固定孔时
plated作为固定孔时需要去掉勾选，焊盘去金属化。

（3）屏蔽罩：电源、主控+存储、wifi需要加屏蔽罩，屏蔽罩尽量为矩形框方便制作，放置时需要对称放置。

（4）布局：布局时要以接口顺时针或者逆时针进行布局，特别注意两个电感需要进行垂直方向摆放，可以减小电磁干扰。
在这里插入图片描述
（5）6层板规则设置
①clearance 间距规则中，最小间距设置成4mil板子的成本和废板率最低。

②room规则设置：Design->ROOMS->PLACE RECTANGULAR room放置区域规则，输入区域名称然后在规则中进行约束。

在这里插入图片描述
③覆铜规则设置：如下图所示

④过孔与覆铜之间的规则如下图所示：

⑤线与线之间的规则约束，ROOM区除外的操作
线与线之间的规则为5mil但是，自定义的ROOM区规则仍按照原规则定义的来。

为除ROOM区之外的保持现在的5mil执行。

⑥差分布线规则：
先新建90欧姆和100欧的差分线组如下图所示
其中USB为90欧姆阻抗走线，其他差分线为100欧姆走线包括LCD I2C 等。

点击ADD按钮添加差分线
点击Rule wizard 建立差分向导

TOLERANCE为1000mil即可

差分线的GAP与WIDTH根据下图来进行设置

第三层与第四层的线宽为5mil但是间距gap为7MIL根据下图进行规则设置：
在这里插入图片描述

从规则中可以查看设置的完成情况：
下图为差分90欧姆中线宽的设置为5mil

下图为差分90欧姆中GAP间距的规则设置：
与通过向导设置的相同。

⑦via过孔规则：孔：外盘=1:2 ±2mil大小，板厂的极限一般为孔为0.2mm
一般应用为12mil: 24mil ;8mil:16mil
在这里插入图片描述

⑧solder mark:阻焊开窗大小，一般默认为2.5mil，防止绿油进行覆盖影响焊盘焊接。
在这里插入图片描述
⑨过孔的连接形式 plane connect 负片层的过孔连接形式
一般设置如下图所示：

在实际设计时一般使用direct直接连接的方式。如下图所示：

在负片层中间距一般设置为8mil

正片层中的过孔设置如下图所示：
一般为铜皮和焊盘的的连接形式如下图所示：
GAP width为10mil
conductor width 为12mil
在这里插入图片描述
还需要单独设置过孔与铜皮的连接形式为直接连接增加过孔与地平面的连同性。

（6）pcb扇孔
PCB扇孔时打孔形式按照平行一排进行扇孔，其中BGA为0.65时前两排可以拉出线在外打孔，其中两个地焊盘可以合一个过孔，对于EMMC芯片0.5 BGA时有时会用到盲埋孔形式，为降低成本可在withroom中设置间距为3.5mil进行出线，可省掉使用盲埋孔，但是3.5mil的线间距会提高废板率。
自动扇孔：AUTO RUTE ->FANOUT->COMPONENT
选择前两项即可，，第三个框是删除后自动走线，这里不需要。
在这里插入图片描述
问题排查：如果多数扇孔未删除排查思路：
①查看间距：设置间距为3.5mil看能否扇出。
②查看过孔的尺寸是否有影响，原过孔尺寸为8:16改成8:14看能否扇出。
③线宽 PWR先改为12mil看能否扇出，线过粗的话会影响扇出（大概率这个问题）
打孔时遵循地短线连接，信号线可以长线连接。
扇孔时一般的形式如下图所示：一般遵循平行等间距原则进行扇孔，便于出线和连接。
在这里插入图片描述

局部走线3,。5mil进行扇孔出线，如下图所示：

注：①扇孔时不要打开飞线，就近原则进行连接，远端直接打孔即可。
②要特别注意灌铜处理后回流路径也需要打孔加粗处理。
（7）CLASS组添加：Design->class->Net classes 中点击新增CLASS并进行命名。如下图所示。
在这里插入图片描述
在布线过程中添加CLASS操作：
选中需要添加的class线段，右键选择Net Actions->add selected Net to netclass加入到如下图所示的class目录中。

（8）散热焊盘中过孔的处理
散热焊盘中添加散热过孔的尺寸为8:16,散热焊盘如下图所示：在这里插入图片描述
（9）射频电路中天线走线：
射频电路天线走线拐角使用圆弧走线，需要将第二层射频走线处的GND挖空，并使用过孔进行包地处理。（立体包地）

（10）晶振的π型走线
晶振走线时需要放置地过孔，防止产生干扰。
其中蓝色为包地处理，绿色为π型滤波。
在这里插入图片描述

（11）功放音频电路的处理
功放线要加粗使用15mil的粗线，音频线也需要差分走线进行包地处理。

（12）LDDR布线
注：布线时要从最密的地方开始布线
首先需要对线进行分类：
①数据线：主要有DQM及DQS结尾的线段
②地址线：地址线+时钟线+控制线
③电源线
数据线的分类使用class功能进行分类如下图所示：
在这里插入图片描述
创建class类：一共有32根数据线
8根为一组共分为4组分别为
D0-D7
D8-D15
D16-D23
D24-D31

地址线如下图所示：
A0-A9 +时钟线+控制线。

注：数据线走线时先走差分线；走完一组在走另一组。如下图所示：
在这里插入图片描述
差分线走线时需要主要进行等长处理。
在class中同组之间最短误差不能超过50mil 否则会影响数据传输，导致通信失败。
组与组之间的最大误差（最长线与最短线）不能超过150Mil
地址线与时钟线控制线的最大误差（最长与最短线）不能超过150mil；
其中4组数据线相差不能超过50mil,地址线相差不能超过150mil
数据线和地址线不需要相同长度，但是组内必须等长处理。
数据线：
在这里插入图片描述
地址线：

误差越小越好越小通信的数据质量越高。
在进行等长走线时需要先找到所有组中最长的一根然后优化与其他走线的长度，当与第二根走线长度差不多时将锁定此走线，然后在进行第二跟走线，防止出现线受其他走线干扰。
走线过程中线与线的间距要满足3W原则。最密的地方也需要满足2.5W的极限。。
单根等长走线时需要防止一根阻碍线，这样的好处是走线在一侧更美观。如下图所示：走完线后需要把阻碍线去掉。
在这里插入图片描述
执行命令：TOOLs->interactive length tuning （快捷键为T+R,点击线段后按TAB键可设置以下规则）其中GAP为3W间距
gap increment 可设置为2mil 表示为递增幅度，布线时可按键盘上的> <调解其幅度。
style一般选择为mitered with lines形状为45度，MAX amplitue 设置为100mil最大的幅度值。如下图所示：
在这里插入图片描述
注：在布线完成后按ctrl+鼠标的滚轮中间按压可查看当前的走线长度

差分等长走线需要注意的点：
差分等长走线执行的命令为：TOOL->INteractive diff pair length tuning
需要注意差分走线对内等长需要控制在5mil的范围内，误差越小越好。
先等长然后在同组等长。
在这里插入图片描述
注：在PCB中查线段时可设置其颜色方便识别：
右键点击需要更改颜色的NET选择change net color 即可

需要注意的是差分走线时需要在其周边打孔进行回流。

（13）多根线同时走线方法
TOOLS->LENGACY TOOLS ->MULTIPLE TRANCES
进行多根走线，需要先选中需要多根走线的线段在执行操作命令。
在这里插入图片描述
（14）负片层的电源分割
分割时使用10mil或者20mil的线段对负片层进行电源分割。分割时不要使用直角，分割完成后要评估载流面积，特别注意过孔对铜皮的割裂，实时对其进行调整。分割线使用line进行分割，不用用电气线。
负片层需要注意，走线为挖铜皮，正片层走线为铺铜，正片层所见即所得，负片层，所见为不所得。
也可以在分类中进行颜色的划分。
在这里插入图片描述
电流常识：一般来说20mil的线段能过1A的电流，0.5mm的过孔可以过1A的电流，若需要过3A的电流则需要放置3个过孔，对于0.25mm的过孔需要放置6个。
RK3288在电源布线时要求两根电源反馈线需要沿着电源平面进行走线，所以电源层的负片层需要修改为正片层。直接在层叠管理中增加正片层，沿着负片层进行覆铜走线即可。如上图所示。
上图中的两根绿线即为RK3288中对走线的要求。
分别为VDD_CPU_FB 与VDD_GPU_FB两根线。
操作常识：在高亮某一个网络时可直接按键盘上的[为调暗，】为调亮。
等长绕线时可采取如下图方式进行等长，环绕过孔增加走线的长度。
在这里插入图片描述
LDDR等长布线时不要超过电源层，要保证走线都在电源层的范围内等长。可对电源层进行拉伸或者调整等长走线的形式。

USB对内等长要求为5mil范围内。
（15）最后的完善操作
①铺铜&&修铜
如下图所示的尖脚位置要挖除，使用cutout，每一层都要进行割铜处理。
在这里插入图片描述
电感下面的铜也要挖掉

CPU中间的碎铜也要挖掉

②对电源与地使用十字连接增强连接性能。如下图所示：

对地：

对电源：

③对电路板空白的地方以及线空白的地方填充地过孔，增加回流路径

④DRC检测
检测漏线、短路、开路及间距等规则是否报错，然后修改。
⑤接触不良检测：
先将源文件拷贝一份，然后打开拷贝文件，使用快捷键ctrl+D将所有层显示隐藏，只打开走线。
在这里插入图片描述
然后框选所有层的走线，使用PCB inspector 将线宽改为1mil，再次运行DRC,查看是否有开路的情况。

打开源文件找到这个位置进行修改

修改完成后重新灌铜，然后在重新进行DRC检查。
⑥丝印logo
对于比较密集的电路只出装配图即可，装配图中序号丝印位于元器件中心位置，一般器件的字号大小为hight:width=30:5或者25:4或者45:6。
装配图使用15:2也可以。
使用ctrl+a选择所有的器件，右键选择align->position compente text ->选择器件中心位置。
如下图所示：
在这里插入图片描述
选中器件使用find similar object命令，将所有的器件选中，然后选择lock，锁定。防止移动丝印的时候误操作器件。
器件放在元器件中间不超过器件大小时可直接放在中心位置否则可以移动到边上。
装配图输出：
file->smart pdf
在smart pdf中选择当前文件 current doucment(RK3288.PCBDOC)
单机topAssembly drawing 右键选择 create 选择创建 creat assembly drawings

在这里插入图片描述
双击topAssembly drawing 移除其它层，只保留top overlay 与keep-out layer 层

顶层与底层只保留丝印层与keepoutlay层，顶层与底层需要勾选holes 底层需要勾选mirror镜像，区域选择整个文件的区域。

在这里插入图片描述
选择灰暗的一个输出模式。

输出后如下图所示：

添加版本与logo
logo 导入图片要求使用单色图
使用脚本文件进行导入PCB LOGO CREATE

LOGO 导入后进行union 调整大小使用union中的resize union
⑦gerber文件导出
(1)在每一层标记当前层为 top gnd02…
.legend 可以看到孔符的参数。
在这里插入图片描述
(2)确认工艺参数

（3）输出gerber
file->fabrication outputs ->gerber files