TTL器件和CMOS器件的逻辑电平

一、逻辑电平的一些概念

要了解逻辑电平的内容，首先要知道以下几个概念的含义：

1：输入高电平（VIH）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于VIH时，则认为输入电平为高电平。

2：输入低电平（VIL）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于VIL时，则认为输入电平为低电平。

3：输出高电平（VOH）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此VOH。

4：输出低电平（VOL）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此VOL。

5：阀值电平(VT)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的电平。它是一个界于VIL、VIH之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> VIH，输入低电平<VIL，而如果输入电平在阈值上下，也就是VIL～VIH这个区域，电路的输出会处于不稳定状态。

对于一般的逻辑电平，以上参数的关系如下：

VOH > VIH > VT > VIL > VOL。

6：IOH：逻辑门输出为高电平时的负载电流（为拉电流）。

7：IOL：逻辑门输出为低电平时的负载电流（为灌电流）。

8：IIH：逻辑门输入为高电平时的电流（为灌电流）。

9：IIL：逻辑门输入为低电平时的电流（为拉电流）。

扇出能力也就是输出驱动能力，通常用驱动同类器件的数量来衡量。

TTL：扇出能力一般在10左右。

CMOS：静态时扇出能力达1000以上，但CMOS的交流（动态）扇出能力没有这样高，要根据工作频率和负载电容来考虑决定。限制因素是输入信号上升时间：本身输出电阻和下级输入电容形成积分电路影响输入信号的上升时间（输入信号从低电平上升到VIH min所需时间），实际电路当中，尽量使被驱动输入端限制在10以内。

ECL：由于ECL的工作速度高，考虑到负载电容的影响，ECL的扇出一般限制在10以内。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：

（1）： RL < （VCC－VOH）/（n*IOH＋m*IIH）

（2）：RL > （VCC－VOL）/（IOL＋m*IIL）

其中n：线与的开路门数；m：被驱动的输入端数。

二、常用的逻辑电平逻辑电平

有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS、CML、SSTL、HSTL等。如下表所示：

图1：常用逻辑电平图

·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。

5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。

低电压的逻辑电平还有2.5V、1.8V、1.5V，详细见后。

ECL/PECL、LVDS、CML是差分输入输出，其详细内容见后。

RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出，其详细内容见后面的介绍。

​​​​​​​三、TTL和CMOS的逻辑电平关系

                                                          图2：TTL和CMOS的逻辑电平图

上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。

5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。

另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平高。

JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。

LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便（详细内容见第7章）。 LVTTL逻辑电平定义的工作电压范围是3.0－3.6V。

LVCMOS逻辑电平标准是从5V CMOS逻辑电平关注移植过来的，所以它的VIH、VIL和VOL与工作电压有关，其值如上图所示。LVCMOS逻辑电平定义的工作电压范围是2.7－3.6V。

5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的VIH大约为0.7VCC＝2.31V左右，由于此电平与LVTTL的VOH（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS器件工作于3.3V电压的工作方式。由于相同的原因，使用LVCMOS输入电平参数的3.3V逻辑器件也很少。

JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V逻辑电平标准，其参数如下：

                                    图3：低电压逻辑电平标准

从上图可以看出，3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的VOL可以很低（0.2V），另外，它还定义了其VOH最高可以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些地方用LVTTL电平标准来替代3.3V逻辑电平标准，一般是可以的。

JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。另外，还有一种2.5V CMOS逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可兼容。低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平，具体请参考相关的文档。