《硬件架构的艺术》笔记（九）：电磁兼容性能设计指南
简介
电子线路易于接收来自其他发射器的辐射信号，这些EMI（电磁干扰）使得设备内毗邻的元件不能同时工作。这就有必要进行电磁兼容设计以避免系统内有害的电磁干扰。
确保设备不产生多余的辐射，设备也不易受到射频辐射的干扰，采用好的EMC（电磁兼容）设计原则使这些成为可能。
EMC不能只通过设计来保证，其必须受到测试
定义
EMC是一个系统在预期的电磁环境内运行而不对其他系统产生不利影响或不受其它系统不利影响的能力。
一个系统的电磁兼容性应满足：
1、不干扰其他系统
2、不易受其他系统的干扰
3、自身不干扰
换言之，EMC包括辐射、免疫和自兼容。电磁兼容性的每一项包括三个因素：
a）源头。噪声的发射体
b）受体。噪声的接收者
c）耦合机理。通过这种机理噪声从源头传输到受体，并产生数种不同现象。
图中是四种基本的耦合机理：传导耦合、电容耦合、磁耦合或感应耦合、辐射耦合。
图中还显示噪声驱动电流，电流通过耦合途径六哦那个并产生压降。电压扰动传输到受体，如果电平足够高则导致其功能失常。采用好的设计原理避免这种情况非常重要。
术语：
EMI（电磁干扰）：电子设备中破坏性的电磁能量通过辐射或（和）传导途径传输到另一个电子设备的过程。
EMS（电磁敏感度）：对电器干扰和传导式电气噪声的抵抗能力。
ESD（静电放电）和FTB（快速瞬间触发）实验确定一个设备在不良电磁环境中运行时的可靠性水平。
图中是从源头到受体的非预期途径。
所以如果电动剃须刀厂商遵守了必要的EMC设计原则，那么在听AM广播时使用电动剃须刀也没有问题。这里，电动剃须刀电机电刷的电弧放电就是一种意外辐射；AM广播通过相关途径接收到噪声就是不必要的敏感度。
EMI理论及电流和频率之关系
电流是产生电磁辐射的关键。电流流过回路则产生磁场，磁场大小与回路面积成正比。回路面积定义为线路长度乘以到接地板的距离。变化的电压产生电场。这样电流回路生成了辐射。
电流、回路面积与电磁干扰频率的关系：
由于电路板层叠要求，到接地板的距离通常固定，因此，减少辐射的关键就是减少电路板设计的线路长度。
EMI的规则、标准和认证
目前已经有对应领域的EMS和EMI标准，但是还没有应用于子体系或电子元器件的官方标准。然而，EMC标准测试必须在子系统中执行，以用于评估和优化电磁兼容性性能的应用。
常见的EMC/EMI标准。
影响集成电路抗干扰性能的几个因素
随着半导体工艺进步，MCU能响应注入引脚的静电放电信号或EFT信号。除制造工艺，MCU对于ESD和EFT时间性能还取决于IC设计和封装、PCB设计、MCU上运行点的软件、系统设计和到达MCU的ESD或EFT波形的特征。
当对EMC一无所知时，通常做法是对一个未考虑任何EMC的产品加装必要的滤波器、电涌保护器、采取屏蔽等各种手段使其满足EMC。这是最不合理的方法，因为这样做的成本过高结果却不如预期。
设计新产品时应该在开始阶段就考虑遵循EMC指南。对于小批量快速上市的系统，如果不是大批量低成本使用，使用贵的元件仍是合理的，更好的方法是在设计上投入更多时间和资源以减少最终产品的总成本。
作为噪声源的微控制器
MCU的应用环境中，静电放电、电源、高电流或电压下的开关、RF发生器就是产生电磁辐射干扰或噪声的一些因素。
MCU既是源头也是受体。
电源和地线中的电流
作为CMOS设计的一部分，时变电流在电源和地间流动，以数种方式产生辐射和传到EMI。
振荡器行为
当振荡器为MCU提供时钟脉冲源时，它就是一个连续的RF源。在振荡器电路各部分流动的任何时变电流都是重要的发射源，包括流经输入、输出、电源和接地部分的电流。
系统时钟电路
系统时钟可能是系统中最大的噪声源。辐射主要由基波和低阶谐波产生（这里中文版翻译错了，low-order harmonics翻译成了低阶高次谐波，我：？？？？），常与高频FM波段冲突并干扰。迫使监管机构对可能使用时钟并产生辐射的PC和电子设备施加电磁辐射限制。
输出行为
包括时钟输出、数据和地址信号，都是潜在的发射源。EMI源于时变负载电流，这些电流不仅在信号线路钟流动，还留到地线或电源线中。输出信号相对权重取决于变换的频率和持续时间，转换时间越短，频谱越丰富。除此以外，输出线路的信号会产生串扰、开关噪声和反射。
开关噪声
当一个信号激发起通路电感和负载电容的谐振产生的干扰信号。开关噪声大到会引起误操作才会引起关注，但其也会增加额外的谐波量从而增加EMI。
IO开关
IO开关负载包括封装引脚和焊线电感。最坏情况下的噪声依赖于开关时间。
对于一些MCU，存储空间通常是外部的（SRAM、DDR等），这意味着信号在数个线路上的连续转换，这将对总体的EMC产生重大影响。
影响EMC的其他因素
电压
较高的电源电压意味着更大的电压摆动和更多的辐射。较低的电压影响敏感性。
频率
频率越高发射越多。
接地
无论是什么EMC问题，最重要的问题是接地不充分影响EMC。单点接地低频率下是可以的，但是高频率下有高阻抗就不行了。多点接地最适用于高频率应用，如数字电路等。
集成电路设计/印刷电路板
芯片尺寸、制造工艺、版面布局和封装方式都会影响EMI。而且，恰当的印刷电路板布局对防范电磁干扰也必不可少。
噪声载体
EMI可通过电磁波、传到、容/感耦合来传递。EMI必须到达导体才能干扰元器件。意味着导体的回路、长的长度、大表面容易受到EMI干扰。
减少EMC/EMI的技术
三个方法：1、在源头抑制发射。2、耦合路径尽可能低效。3、受体几乎不受发射影响。
系统级技术
展频时钟技术（SSC）
在数字系统内。周期性的时钟信号是EMI辐射的主要原因。此外，控制与计时信号、地址和数据总线、互连电缆和连接器都会产生EMI发射。
屏蔽是通过覆盖发射位置来减少EMI发射的一种简单方式，但额外增加了重量、空间和费用。
低通滤波器减少EMI也有自身层面的问题，如对高速系统无效，另一个问题是技术不是系统性的，在任意一个指定节点降低EMI并不能减少在其他节点的发射。
更有效的方法：展频时钟技术。将辐射传播到更宽频带来减少辐射发射。频带增宽，辐射也会减少。
调制频率通常选择大于30kHz（大于声频带），常用60~90kHz（感觉好小呀），这样就可以从源头上控制和减少EMI发射。
优势：所有时钟和来自SSC时钟的的时序信号都是以相同百分比来调制的，导致整个系统内的EMI极大地减少了。
除减少EMI，SSC还有利于电路板线路与时钟驱动器负载之间的阻抗匹配。
差分时钟
差分时钟要求时钟发生器同时提供时钟和反向时钟，反向时钟有与主时钟大小相等方向相反的电流。两个时钟线需要按已选择路线并排在一起。
差分时钟引起EMI减小是因为磁场抵消，如下图，两股电流产生的磁场相互抵消，减少磁场导致辐射降低。
与单端时钟不同，单端时钟噪声出现在基准面，可能耦合到输入输出线中。与此不同，差分时钟回路是反向时钟信号，比基准面提供了更好的隔离，减少输入输出线耦合，从而减少EMI。
通常两条线应尽量靠近。把地线放在差分时钟外侧可以进一步减少辐射。
板级技术
电源输入滤波
消除动态干扰问题的首要机会在电路的电源或信号输入点。
图中输入点没有加装滤波器，传播到电路板1的传导干扰信号能够辐射或耦合到电路板2。
在输入点加装滤波器有利于抑制传导的干扰信号。
更多的滤波器
信号噪声源不能消除时，推荐把滤波器作为最后的手段。
EMI滤波器
EMI滤波器通常由电容和电感组成，高阻抗节点需要电容器，低电阻节点需要电感器。
连接到滤波器的阻抗是高阻可以使用穿心电容。穿心电容器并不提供节点间高频电流隔离。
L型电路：电容器旁边有一个电感器。适用于输入和输出阻抗差别很大的情况，感性元件连接至最低阻抗段。
PI型电路：两个电容围着一个电感。输入输出阻抗差别很大时适用。高阶衰减时也可用PI型网络。
T型电路，一个电容器两侧均有一个电感器。输入输出都是低阻时最适用。
其他可选方案：电源输入点适用铁氧化磁环（衰减1MHz以上频率又不导致低频功率损耗）。
元件布局
有噪声器件应与敏感电子器件物理隔离，物理隔离可采用距离分离或屏蔽的形式。建议遵守以下指导原则：
1、供电电路与模拟和数字逻辑电路分开。最简单方法：采用独立PCB放置供电电路。
2、同一时钟线相关的所有部件尽量靠近放置。可减少走线长度，进而减少辐射。
3、将大电流器件尽可能靠近电源。
4、高频部分尽量不使用插座。插座会引起高电感和阻抗失配。
5、晶振、震荡源和时钟放声器远离输入/输出端和电路板边缘。
6、晶振平放在PCB上，从而减少到地距离，并产生更好的电磁场耦合。
7、晶振的固定带接地。不接地，固定带会像天线一样产生辐射。
接地路径
发送的噪声在离开系统前确保噪声找到接地路径。接收的噪声在到达系统敏感部分前确保找到接地路径。
1、不要将接地层和电源层分开。
2、数字地和模拟地分开。
3、不要改变有信号走线的层。
4、连接所有接地通孔到每个接地层。
5、使接地层至少比电源层长5倍。
线路布局
电容耦合中，源的上升沿会引起受体的上升沿。电感耦合中，受体电压的变化与源变化方向相反。
大部分串扰都是容性串扰。
线路长度超过波长的1/10时通常就变得重要了。军用标准是波长的1/20至1/30。对于骑车和消费电子的两层板，达到波长1/50就变得严重了。超过这些范围，线路就像天线会增加辐射。
制作分区
处理EMC的好方法：将PCB分隔成更小的区域，在每个区域中处理问题。图中分区1包括关键部分，分区2和分区3包括非关键部分。
下图是将一个分区放在另一个分区内部的方法。
最内层可能包含噪声最大的信号，离开这个分区所有传输线必须经过过滤。每一个分区输出都需要经过过滤。
1、微控制器等高速逻辑电路应当靠近电源放置，低速部件可以放远一些，模拟器件可以放更远。
2、振荡器原理模拟电路、低俗信号和连接器。
3、微控制器应紧靠稳压器，而稳压器紧靠进入电路板的“电池电压”。
电源耦合
逻辑门翻转供电线路产生瞬态电流。这些瞬变电流必须衰减和过滤掉。
压降：
减小电感或减少电流变化可以减少压降。
去耦电容：
1、充电源，减少电压骤降和接地漂移。
2、为电源层高频返回电流提供了一种接地路径。
自谐振：
最好为每个元件都配置旁路电容。如果做不到，可以精力集中在高频器件而忽略频率较低的器件。
印刷电路板配电和去耦电容器
MCU在时钟脉冲边缘的极短尖峰会从电源吸取电流，当IO线紧栓在一起，尖峰可能会有较大的幅值。必须用去耦电容将这种电流尖脉冲释放掉。
图9.14电容离MCU过远导致产生较大的电流回路，噪声很容易扩散到电路板上其他器件。除了作为大电流的回路外，接地层接充当了这种噪声的天线。
图9.15是一个电容放在离MCU较近位置的好例子。大电流回路线路并不是电源层或者接地层的部分，避免了任何噪声的广泛传播。
9.16是另一个改进的例子，通过增加一个串联电感减小电源层的开关噪声。电感值应使压降可以忽略不计。
为了更好和更有效地去耦，建议将电源线和接地线紧挨放置。尽可能多的设计电源/接地线对将电流分为多条路径。电源到地的电流分流到许多更小的回路中，从而明显改善EMC性能。
微控制器级技术
解决噪声问题的最佳途径在源头。
多时钟和接地
去耦电容：
1、容量应足够大以在转换时间内提供所需的电流。
2、应足够小以使时钟频率小于电容的谐振频率。
还应遵守：
1、所有电源/地线对中尽可能是均衡电流。
2、除ESD保护外，应避免在内部连接电源引脚和接地引脚。
3、芯片上使用独立的电源-地线对来把有噪声的电路和敏感电路隔离开。
消除竞态条件
竞态条件定义了一种条件，即：器件输出取决于输入端两个或多个事件，导致设备输出的转换。这就额外增加了系统噪声。
降低系统速度
降低系统工作频率至绝对值最小值。
驱动器规格
驱动器对于负载充电的速度快于负载所需速度时，过快的沿速度会将导致过充或下冲。快的转换速率会导致噪声以信号反射、串扰和接地反射等形式产生。
不要试图使用最快的转换速率和最大的驱动电流。减小EMI最重要的设计考虑是从输入及内部驱动器获得适当的上升时间和使峰值电流最小化。
时钟产生及分配
不需要时钟时应关闭时钟及振荡器。一个好的方法是宁可支持各种低功耗模式，而不是将时钟限制在较低的频率或完全关闭它。
非重叠时钟：具有非一致边沿转换的时钟。非重叠时钟边沿通过多时钟系统的连续脉冲边沿之间的过渡时间，有助于消除竞态条件和亚稳态问题。
从EMC的角度看，加入时钟边沿之间的过渡时间会降低可观察道德峰值电流和电流谐波的峰值幅度。平均电流从时间跨度看保持大致相同，但幅度和频谱形状会发生变化。
另一个技术：调节时钟的上升/下降时间至最小值。
避免在常用频率下运行时钟，防止共振增加噪声。
图中是具有多个基准时钟输入的SoC，每个时钟输入馈入SoC中的一个高速区域。
时钟选择不同频率，以便在1GHz以下不会出现同频的谐波。
占空比考虑
若占空比正好是50%，所有能量都在奇数谐波。这样，工作在50%的占空比通常是最坏情况。当占空比高于或低于50%，引入了偶次谐波，EMI将按正常情况分布。
降低数据总线上的噪声
A是所有8条线紧密排列的典型总线布局，这样会引入串扰。
B则通过增加数据线之间的距离来降低噪声。
C则每隔两条数据线插入一条地线。
D接地线与每条数据线交错放置，对全面降低开关噪声非常有效。
软件层级技术
硬件层级完全消除瞬态效应不切实际且费用高昂。
通用I/O引脚保护
所有常规IO引脚必须在内部有到地和到电源的ESD保护二极管。
对于具有瞬态波形噪声带宽以外工作带宽的电路，可以使用低通滤波器、高通滤波器或带通滤波器来实现保护。
对于输入的标准保护是低通滤波器。
串联电阻限制了注入电流。并联电容把瞬态电流分流至接地系统，因为它要保持电压在稳态值。
数字输入引脚
针对系统中数字输入比较脆弱的情况，可以使用软件滤波消除由外部噪声导致的输入引脚短时脉冲波干扰。
参考前面消抖算法。
数字输出和关键寄存器
用户软件应当经常更新输出和关键寄存器，它们控制输出引脚以确保任何轻微故障都会纠正而不发生大问题。
复位引脚保护
大多数MCU中，在调试或编程时复位引脚是置高的（低电平复位），因此从地到复位引脚只需要保护二极管。
复位从外部驱动，需要另一级别的保护。
电容帮助吸收瞬变电压。
两个二极管把引脚电压钳定在GND-0.7V至VDD+0.7V之间。
振荡器和其他敏感引脚
最脆弱的引脚：高阻抗模拟引脚。如用在振荡器电路、锁相环和模拟信号输入的引脚。设计PCB时让这些引脚远离噪声。可将一些数字引脚滤波技术应用到模拟信号输入引脚，如馈入ADC中。
看门狗定时器
任何受到噪声影响的系统可能代码跑飞而使系统处于未知状态。一个良好的看门狗定时器应当能够将系统带回安全状态。
1、看门狗定时器宽度应当能覆盖系统中所有可用时钟源的超时范围。尽可能保证用最短的看门狗超时周期以确保代码跑飞状态不会持续太久。
2、看门狗定时器时钟源应独立于其监控的系统的时钟源。
3、看门狗向系统发出故障信号的方法必须是能自身容错的。
4、看门狗关键控制和配置就寄存器位应当有写保护。
5、刷新看门狗的方法应当使跑飞的代码意外刷新的机会最小。
6、反应应当迅速。
7、看门狗的正常运行应当是可测试的。
8、应当能帮助诊断导致看门狗超时的故障。
9、软件实现看门狗（使用噪声关键应用不推荐），避免将看门狗刷新放在中断程序中。
10、任何服务看门狗的循环应当能在有限的时间内给出超时状态。、
非法指令和非法地址复位
迅速从跑飞代码状态中恢复系统的另一个可能途径：在出现非法指令/非法地址时产生复位。
低电压检测/低电压警告
LVD（低电压检测）或LVW（低电压警告）增加了器件的敏感性，对电源线（VDD）的电气干扰和传导噪声提供了更好的抗干扰性。
低电压MCU的性能就无法保证，最坏的情况可能导致数据损坏。强烈建议MCU在这种状态下应自动重置以防止不可预测行为。
LVD应在电源低于Vfail时产生静态复位，直到电压上升到Vrise之上。
Vfail应大于Vrise
LVD应当是可编程的。
其他技术
多电源和接地引脚
相邻的接地和电源引脚、多个接地和电源引脚、将电源和接地引脚放在中心都有助于将电源与接地电流路径间的互感最大化，并将自感最小化，减小电源电流的回路面积，使去耦更有效。
使用最低频率的技术
频率越低越能减少EMI。
总结
