【RISC-V CPU Debug 专栏 1 -- RISC-V debug 规范】
文章目录
-
- RISC-V Debug
-
- 调试用例
- 支持的功能
- 限制和不包括的内容
- RISC-V 调试架构的主要组件
-
- 用户与调试主机
- 调试翻译器
- 调试传输硬件
- 调试传输模块（DTM）
- 调试模块（DM）
- 调试功能
- 触发模块
- 版本介绍
RISC-V Debug
RISC-V 调试规范为 RISC-V 处理器提供了一套标准化的调试接口和功能，旨在支持多种调试用例。这些用例涉及 CPU 内部的低级调试以及与外部连接的调试。以下是 RISC-V 调试规范的详细介绍。
调试用例
RISC-V 调试规范支持以下主要调试用例：
- 在没有操作系统或其他软件的情况下调试低级软件。
- 调试操作系统本身的问题。
- 启动硬件平台以测试、配置和编程组件，即使硬件平台中还没有可执行代码路径。
- 在没有工作 CPU 的情况下访问硬件平台上的硬件。
即使没有硬件调试接口，RISC-V CPU 的架构支持也能通过允许硬件触发器和断点来帮助软件调试和性能分析。
支持的功能
RISC-V 调试接口提供以下功能：
- 寄存器访问: 所有硬件线程（hart）的寄存器（包括控制和状态寄存器，CSR）都可以读写。
- 内存访问: 内存可以