DDR的跨4K问题
参考视频:【深入理解FPGA底层逻辑】、4k边界和outsdanding_哔哩哔哩_bilibili
1、AXI4_FULL突发写一个字节是一个地址,
2、协议规定,把AXI4从机的地址区间从0进行到了4095....每4K进行一次分配
所以突发长度的计算如下:
另外AXI4的协议规定,最大的突发长度是256。
为了避免跨4k
可以每一次都从4k的边界开始,作为起始地址
参考视频:【深入理解FPGA底层逻辑】、4k边界和outsdanding_哔哩哔哩_bilibili
1、AXI4_FULL突发写一个字节是一个地址,
2、协议规定,把AXI4从机的地址区间从0进行到了4095....每4K进行一次分配
可以每一次都从4k的边界开始,作为起始地址