实验五 时序逻辑电路部件实验

一、实验目的

熟悉常用的时序逻辑电路功能部件，掌握计数器、了解寄存器的功能。

二、实验所用器件和仪表

1、双 D触发器 74LS74       2片

2、74LS162                      1片

3、74194                         1片

4、LH-D4实验仪               1台

1.双D触发器74LS74引脚图

2. 74LS162引脚图

1）74LS162是同步BCD计数器

2）CLOCK是计数时钟，上升沿计数。

3）CLEAR为同步清除，低有效。

4）LOAD为同步预置，低有效。

5）D、C、B、A是数据预置端，D是高位

6）QD、QC、QB、QA是计数器输出，QD是高位。

7）CARRY是进位位，高有效，脉宽与QA脉宽相等。

8） ENABLE T和ENABLE P为高时，允许计数。 ENABLE T为低时，禁止CARRY输出。 

3.移位寄存器74194

移位寄存器74194的另一种引脚标注

三、实验原理

1、由D触发器构成二进制计数器（分频器）

根据Q(n+1)=D及上升沿触发可知上诉电路可实现0000→0001……1111→0000的二进制计数器；

同时该电路的Q0、Q1、Q2、Q3端的频率也分别为外接输入时钟频率的1/2、1/4、1/8、1/16。

思考： 清零后Q3Q2Q1Q0的值？

            第一次按动AK后，那一个D触发器状态变化，为什么？

2、成品计数器74LS162实验

1）74LS162是同步BCD计数器

2）计数：当清零及预置均为高电平（及EP、ET也为高电平）时，处于计数状态，有一个上升沿时钟计一个数。

3）清零：当1脚CLEAR为低电平（9脚LOAD为高电平）时清零。

4）置数：当9脚LOAD为低电平（同时1脚CLEAR为高电平）时置入DCBA的值。

5）级联：利用CARRY可实现级联，进行更大范围内的计数。

3、集成移位寄存器74194实验

集成移位寄存器74194电路、引脚图

74194控制端的逻辑功能表

集成移位寄存器74194

四、实验内容及连线

1、双D触发器74LS74构成的二进制计数器（分频器） 按下图连线

将Q0、Q1、Q2、Q3复位。

由时钟输入单脉冲（上升沿），测试并记录Q0、Q1、Q2、Q3的状态。

由时钟输入连续脉冲，观测Q0、Q1、Q2、Q3的波形。（选）

2. 74LS162成品计数器实验

连接电源、地、时钟端、输出端实验计数功能

测试清零与置位端

测试进位端

自己设计表格记录

3、成品寄存器74194实验 

连线：      

连接电源、地；输出端QD、QC、QB、QA接至E3……E0;时钟端接至P+;数据输入端D、C、B、A接至K3……K0；DSR接QD、DSL接QA。

置数：

将K3……K0设置成一个初始数（如0001），然后将S1S0设置成11，则K3……K0的数将在输出端显示。

移位：

将S1S0设成01、10按动输入脉冲，观察移位情况。

保持 ：   

将S1S0设成00，按动输入脉冲，观察实验情况

记录上述实验结果