【计组】复习总结期末

第一章 计算机系统概论

1.计算机的性能指标：CPI、MIPS速率、程序执行时间tcpu

2.计算机的硬件组成

3.计算机系统的层次结构：软件与硬件的逻辑等价性

冯诺依曼的设计思想？

计算机采用二进制逻辑

程序存储执行 程序预存储，指令顺序执行

计算机由五个部分组成（运算器、控制器、存储器、输入设备、输出设备）

硬件由哪几部分组成？

计算机的性能指标CPI、MIPS（计算题）？

计算机的层次结构？

软件与硬件的逻辑等价性

因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。对于某一功能采用硬件方案还是软件方案，取决于器件价格、速度、可靠性、存储容量、变更周期等因素。

A.计算机功能上的等效能力

第二章 运算方法和运算器

1.数的机器码表示：原码、反码、补码、移码

2.浮点数的表示：IEEE754标准32位浮点数与其十进制数值的相互转换

Ｅ＝e＋127

3.补码加法运算及溢出的判断：单符号位法、双符号位（变形补码）法

4.行波进位的补码加/减法器

不考虑溢出检测 (n-1)*2T+9T

5.定点乘法运算、定点除法运算（CAS单元）

（不要求直接补码）

6.浮点运算流水线：流水线原理、线性流水线加速比的计算

流水线原理：把输入的任务分割为一系列的子任务,使各子任务能在流水线的各个阶段并发地执行

第三章 存储系统

1.三级存储系统的组成及其特点

为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

2.SRAM与DRAM的特点

静态随机存取存储器（SRAM）优点是存取速度快，但存取密度和容量不如DRAM大

动态随机存取存储器（DRAM）集成度高，存储密度很高，通常作为计算机的主存储器，外围（附属）电路比较复杂

3.多模块交叉存储器原理及带宽的计算

顺序存储，交叉存储，计算带宽

4.Cache：功能、命中率、三种地址映射方式及其内存地址格式

功能：

cache 是一种高速缓冲存储器，是为了解决 CPU 和主存之间速度不匹配而采用的一项

重要技术。其原理基于程序运行中具有的空间局部性和时间局部性特征。

cache 是介于 CPU 和主存 之间的小容量存储器，但存取速度比主存

快，容量远小于主存。

cache 能高速地向 CPU 提供指令和数据，从而加快了程序的执行速 度。从功能上看，它是主存的缓冲存储器，由高速的 SRAM 组成

命中率h：

平均访问时间ta：

访问效率e：e=tc/ta

三种地址映射方式

全相联映射

存储器的组织（顺序存储与交叉存储的带宽计算）

Cache（基本功能、原理与性能计算、主存与cache的三种映射方式）

第四章 指令系统

1.MIPS CPU和8086 CPU的对比分析，RISC vs CISC

2.I型指令的格式与常见的I型汇编指令

3.R型指令的格式与常见的R型汇编指令

4.J型指令的格式与常见的J型汇编指令、跳转目标地址的计算方法

RISC和CISC区别？

CISC复杂指令集：

具有大量的指令和寻址方式

8/2原则：80%的程序只使用20%的指令

大多数程序只使用少量的指令就能够运行

RISC精简指令集：

只保留常用（基本）的指令

设计大量通用寄存器，减少访存次数

采用简单的指令格式、规整的指令字长和简单的寻址方式

单机器周期指令

MIPS编码方式？指令格式（给出一个指令格式能分析指令特点，给出一个汇编指令写出机器码）

数据通路图？

ORI指令的特殊点（指令执行过程的时序图也就是波形图）？

I型指令的零扩展和符号扩展？

J型指令条件转移的目标地址的确定（J、Jal、Jr的区别）

实验三四五模型机的方框图（具体到每一个模块，每一个模块的代码，设计题会重点考）？

第五章 中央处理器

1.数据通路图、单周期时序关系图

2.各模块的内部结构及代码实现

3.测试指令执行后的运行结果（仿真波形图）

第六章 总线系统

1.总线的基本概念、总线带宽的计算

总线是连接计算机中各个部件的通路。

总线 是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通

路。

借助于总线连接，计算机在各系统功能部件之间实现地址、数据和控制信息的交换，

并在争用资源的基础上进行工作。

( 1 ) CPU 内部连接各寄存器及运算部件之间的总线，称为 内部总线 。

( 2 ) CPU 同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线，称为

系统总线 。

( 3 )中、低速 I/O 设备之间互相连接的总线，称为 I/O 总线 。

​​​​​​​

2.总线接口的信息传送方式：串行传送与并行传送的概念、串行传送时的波特率计算

当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送时，按顺

序来传送表示一个数码的所有二进制位( bit )的脉冲信号，每次一位，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。

用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息由多少二

进制位组成，就需要多少条传输线，从而使得二进制数“ 0 ”或“ 1 ”在不同的线上同时进

行传送。

并行传送一般采用电位传送。由于所有的位同时被传送，所以并行数据传送比串行数

据传送快得多

第八章 输入输出系统

1.CPU与外设之间的信息交换方式

程序查询方式及其特点

中断方式及其特点

DMA方式及其特点

通道方式及其特点