计算机组成原理简答题、名词解释整理（考研、期末）

第一章   计算机系统的概论

1. 计算机系统由硬件和软件两大部分组成一。

硬件，是指计算机的实体部分，他由看的见摸得着的各种电子元器件，各类光电机设备的实物组成，如主机、外部设备。

软件，指人们事先编制的具有各类特殊功能的程序组成。

计算机的软件分为系统软件和应用软件

系统软件又称系统程序用来管理，整个计算机系统

应用软件又称应用程序，他是用户根据任务需要所编制的各种程序，如科学计算程序、数据处理程序、过程控制程序、事务管理程序

 

1. 计算机体系结构是指能够被程序员所看到的计算机系统的属性，即概念性的结构与功能特性。

计算机系统的属性，指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理、属于抽象的属性。

 

1. 计算机组成是指如何实现计算机体系结构所体现的属性，他包含了许多对程序员来说是透明的硬件细节。

如，指令系统体现了机器的属性属于计算机结构的问题，但其如何取指令、分析指令、取操作数、运算、送结果，属于计算机组成的问题

 

1. 计算机的性能指标：

 

机器字长：是指C P U一次能处理数据的位数，通常与C P U的寄存器位数有关。字长越长，数的表示范围越大，精度也会越高，机器的字长也影响机器的运算速度

 

存储容量：包括主存容量和辅存容量。

存储容量是指主存中存放二进制代码的总位数。

存储容量=存储单元个数×存储字长

M A R的位数反映了存储单元的个数

M D R的位数反映了存储字长

字节数能反映主存容量

辅存容量通常用字节数表示

 

运算速度：与机器的主频、操作、主存本身的速度有关

机器的运算速度用单位时间内执行指令的平均条数来衡量，用M IP S作为计量单位（百万条指令每秒）

 

 

计算机的性能评价：

 

1. 非时间指标

机器字长：

总线宽度：

主存容量：

CPU内核数

1. 时间指标

主频：CPU内部数据传输的频率

周期：

外频：CPU及其以外数据传输的速度

倍频：主频/外频

CPI、IPC、MIPS、MFLOPS

带宽：每秒可以存储的数据位数

 

 

 

•  计算机的发展及其应用（无）

 

 

• 系统总线

 

 

1、计算机系统的五大部件之间的互联方式有两种，一种是各部件之间使用单独的连线称为分散连接，另一种是将各部件连到一组公共信息传输线上称为总线连接

 

2、总线是连接多个部件的信息传输线，是各部件共享的传输介质。总线实际上是由许多传输线或通路组成。每条线可以一位一位的传输二进制代码，一串二进制代码可在一段时间内逐一传输完成。若干条传输线，可以同时传输若干位二进制代码

 

3、存储总线（M总线）[是一组总线连接C P U和主存]、输入输出总线（I/O总线）[是C P U和各I/O设备之间交换信息的通道]

 

 

4、总线按数据传送方式，可分为并行传输总线和串行传输总线。并行传输总线又可按传输数据宽度分为8位、16位等传输总线

 

5、按总线使用的范围划分，有计算机总线、测控总线、网络通信总线

 

6、连接部位不同分为片内总线、系统总线、通信总线

7、系统总线是指C P U、主存、I/O设备各大部件之间的信息传输线

8、系统总线可分为数据总线，地址总线、控制总线

 

9、数据总线用来传输各功能部件之间的数据信息，他是双向传输总线，其位数与机器字长、存储字长有关一般为8位、16位、32位。数据总线的位数，称为数据总线宽度

10、地址总线主要用来指出，数据总线上的源数据或目的数据在主存单位的地址或I/O设备的地址

 

11、数据总线地址总线都是被挂在总线上的所有部件共享的，控制总线是用来发出各种控制信号的传输线; 通信总线用于计算机系统之间或计算机系统与其他系统之间的通信

 

12、总线性能指标

 

（1）总线宽度是指数据总线的根数用B I T（位）表示，总线带宽是总线的数据传输速率，是单位时间内总线上传输数据的位数，用每秒传输信息的字节数来衡量。（兆字节每秒）时钟同步/异步：总线上的数据与时钟同步工作的总线称为，同步总线，与时钟不同步工作的总线称为异步总线。总线复用：一条信号线上分时传送的两种信号

 

（2）信号线数：地址总线数据总线和控制总线三种总线数的总和

 

（3）USB为串行传输总线为总线标准

 

（4）总线结构分为单，总线结构双总线结构三总线结构

 

（5）单总线结构是将，C P U、主存、I/O设备挂在一组总线上，I/O设备之间、I/O设备与CPU之间、I/O设备与主存之间直接交换信息

双总线结构分为主存总线（CPU和主存）和I/O总线（输入输出设备）

 

（5）三总线结构分为DM A总线、I/O总线、主存总线

 

1. 总线控制主要包括判优控制（中裁逻辑）和通信控制

 

13、总线的判优控制****

 

总线上所连接的各类设备，按其对总线有无控制功能。可分为主设备（模块）和从设备（模块）。主设备对总线有控制权，从设备只能响应主设备发来的总线命令，对总线没有控制权。总线上信息的传送由主设备启动的，如某个主设备与另一个设备进行通信时，首先由主设备发出总线请求信号，若多个主设备同时要使用总线时，就由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备能使用总线。只有获得总线使用权的主设备才能开始传送数据

 

 

总线判优控制可分为，集中式和分布式。前者将控制逻辑集中在一处，后者将控制逻辑分散在与总线连接的各个部件或设备上

 

 

 

 

第五章 输入输出设备

 

 

1. 除了CPU和存储器两大模块外，计算机硬件系统的第三个关键部分是输入输出模块即，输入输出系统
2. 输入输出系统由I/O软件和I/O硬件组成
3. I/O软件的主要任务

1. 将用户编制的程序输入主机内
2. 将运算结果输送给用户
3. 实现输入输出系统与主机工作的协调

1. i/o指令。

操作码字段可作为I/O指令与其他指令（访存指令、算逻指令、控制指令）的判别代码

1. 通道指令

指对具有通道的I/O系统专门设计的指令，这类指令一般用于指明参与传送的数据组在主存中的首地址；指明需要传送的字节数或所传送数据组的未地址；指明所选设备的设备码及完成某种操作的命令码。

1. I/O硬件

输入输出系统的硬件组成是多种多样的，在带有接口的I/O系统中，一般包括接口模块及I/O设备两大部分，还包括控制信号通路及相应的逻辑电路。一个通道可以和一个以上的设备控制器相连，一个设备控制器又可以控制若干台同一类型的设备。

 

1. I/O设备与主机的联系方式

1. I/O设备编码方式

通常将I/O设备看成地址码，对I/O地址码的编码可采用两种方式：统一编码，不统一编码

1. 设备寻址

由于每台设备都赋予了一个设备号，当要启动某一设备时，可由I/O指令的设备码字段直接指出该设备的设备号

1. 传送方式-------并行传送

不同的传送方式需配置不同的接口电路。如，并行传送接口、串行传送接口、串并联用的传送接口

1. 联络方式

分为三种：立即响应方式、异步工作采用应答信号联络、同步工作采用同步时标联络

 

1. I/O设备与主机信息传送的方式：程序查询方式、程序中断方式、直接存储器存取方式（DMA）、I/O通道方式、I/O处理机方式。******（重点、难点、分析、理解）
2. I/O接口（必考）*****

 

 

1. 接口是由硬件和软件两部分构成的，即两个系统或两个部件之间的交接部分，可以是两种硬设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。

主机与I/O设备之间设置接口的理由：

A 一台机器通常配有多台I/O设备，他们各自有其设备号（地址），通过接口可以实现I/O设备的选择

B   I/O设备种类繁多，速度不一，与CPU速度相差很大，通过接口可实现数据缓冲，达到速度匹配

C  有些I/O设备可能串行传送数据，而CPU一般为并行传送，通过接口可实现数据串--并格式转换

D  I/O设备的输入输出电平可能与CPU的输入输出电平不同，通过接口可以实现电平转换

E   CPU启动I/O设备工作，要向I/O设备发送各种2控制信号，通过接口可传送控制命令

F    I/O设备需将其工作状态（如“错误”“中断请求”）及时向CPU报告，通过接口可监视设备工作状态，并可保持状态信息，供CPU查询

 

 

接口、端口为不同概念。端口指接口电路中的一些寄存器，这些寄存器分别用来存放数据信息、控制信息、状态信息，相应端口分别称为，数据端口、控制端口、状态端口。若干个端口加上相应的控制逻辑才能组成接口。

 

 

1. 程序查询方式   ******
2. 中断的概念：计算机在执行程序的过程中，当出现异常情况或特殊请求（输入输出）时，计算机停止现行程序的运行，转向对这些异常情况或者特殊请求的处理，处理结束后，再返回到现行程序的间断处，继续执行原程序    ******
3. 程序中断方式的接口电路******

 

为处理I/O中断在I/O接口电路中必须配置相关的硬件线路。

（1）中断请求触发器和中断屏蔽触发器。把凡能向C P U提出中断请求的各种因素，统称为中断源，当多个中断源向C P U提出中断请求时，cpu 必须坚持一个原则及在任何瞬间只能接受一个中断元的请求，所以当多个中断源同时提出请求时C P U必须对各种单元的请求进行排队，且只能接受级别最高的中断源的请求，不允许级别低的中断源中断正在运行的中断服务程序，这样在I/O接口中需设计一个屏蔽触发器M AS K当其为1时，表示被屏蔽，即封锁其中断源的请求，可见中断请求触发器和中断屏蔽触发器在I/O接口中是成对出现的。

 

1. 排队器。当多个中断源，同时向CP U提出请求时，C PU只能按中断元的不同性质对其排队，给予不同等级的优先权，并按优先等级的高低予以响应。设备优先权的处理，可以采用硬件方法也可以采用软件方法
2. 中断向量地址形成部件
3. 程序中断方式接口电路的基本形成

 

 

1. I/O中断处理过程

 

 

1.CPU响应中断的条件和时间

CPU响应I/O设备提出中断请求的条件是必须满足CPU中的允许中断触发器EINT为*”。该触发器可用开中断指令置位（称为开中断）；也可用关中断指令或硬件自动使其复位（称由图5.37分析可知，I/O设备准备就绪的时间（即D=1）是随机的，而CPU是在统一的时刻(每条指令执行阶段结束前)向接口发中断查询信号，以获取I/O的中断请求。因此，CPU响应中断的时间一定是在每条指令执行阶段的结束时刻。

2.I/O中断处理过程下面以输入设备为例，结合图5.41，说明I/O中断处理的全过程。当CPU通过I/O指令的

为关中断)。

①由CPU发启动I/O设备命令，将接口中的B置“1”，D置“0”。

②接口启动输入设备开始工作。

③输入设备将数据送入数据缓冲寄存器。

④输入设备向接口发出“设备工作结束”信号，将D置“1”，B置“0”，标志设备准备就绪。⑤当设备准备就绪(D=1),且本设备未被屏蔽(MASK=0)时，在指令执行阶段的结束时刻，由CPU发出中断查询信号。

⑥设备中断请求触发器INTR 被置“1”，标志设备向 CPU 提出中断请求。与此同时，INTR送至排队器，进行中断判优。

⑦若CPU允许中断(EINT=1),设备又被排队选中，即进入中断响应阶段，由中断响应信号INTA将排队器输出送至编码器形成向量地址。

⑧向量地址送至PC,作为下一条指令的地址。

⑨由于向量地址中存放的是一条无条件转移指令（参见图5.40），故这条指令执行结束后，

即无条件转至该设备的服务程序入口地址，开始执行中断服务程序，进入中断服务阶段，通过输入指令将数据缓冲寄存器的输入数据送至CPU的通用寄存器，再存入主存相关单元。

中断服务程序的最后一条指令是中断返回指令，当其执行结束时，即中断返回至原程序的断点处。至此，一个完整的程序中断处理过程即告结束

 

 

可将一次中断处理过程简单地归纳为中断请求、中断判优、中断响应、中断服务和中断返回5个阶段。（中断周期在每一指令的最后面）

 

•   指令系统（无）
•   CPU结构与功能

 

1.取指令

控制器必须具备能自动地从存储器中取出指令的功能。

1. 分析指令令；其二，分析参与这次操作的操作数地址，即操作数的有效地址。执行指令就是根据分析指令产生的“操作命令”和“操作数地址”的要求，形成操作控制信号
2. 执行指令序列（不同的指令有不同的操作控制信号序列），通过对运算器、存储器以及I/O设备的操作，执此外，控制器还必须能控制程序的输入和运算结果的输出（即控制主机与I/O设备交换信行每条指令。息)以及对总线的管理，甚至能处理机器运行过程中出现的异常情况（如掉电）和特殊请求（如打印机请求打印一行字符)，即处理中断的能力。

 

总之，CPU必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令所需的控制命令（称操作控制）、对各种操作加以时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。

 

1. CPU的寄存器

 

用户可见寄存器：

 

1. 通用寄存器
2. 数据寄存器
3. 地址寄存器：用于存放地址，其本身可以具有通用性，也可用于特殊的寻址方式，如用于基址寻址的段指针（存放基地址）、用于变址寻址的变址寻址器和用于堆栈寻址的栈指针。
4. 条件转换码

 

控制和状态寄存器：

 

CPU.中还有一类寄存器用于控制CPU的操作或运算。在一些机器里，大部分这类寄存器对用户是透明的。如以下四种寄存器在指令执行过程中起重要作用。

①MAR:存储器地址寄存器，用于存放将被访问的存储单元的地址。

②MDR:存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器中读出的数据。

③PC:程序计数器，存放现行指令的地址，通常具有计数功能。当遇到转移类指令时，PC的值可被修改。

④IR:指令寄存器，存放当前欲执行的指令。通过这4个寄存器，CPU和主存可交换信息。例如，将现行指令地址从PC送至MAR,启动

 

1. 指令周期又称取指周期：CPU每取出并执行一条指令所需的全部时间
2. 遇到间接寻址的指令时，由于指令只给出操作数有效地址的地址。间接寻址的指令周期，包括取指周期、间址周期、执行周期。间址周期用于取操作数的，有效地址，间址周期介于取址周期、执行周期之间。
3. 有中断请求C P U要进入中断响应阶段，又称中断周期
4. 由于间址周期和中断周期不一定包含在每个指令局期内，最图中用菱形框判断。总之，上述4个周期都有CPU访存操作，只是访存的目的不同。取指周期是为了取指令，间址周期是为了取有效地址，执行周期是为了取操作数（当指令为访存指令时），中断周期是为了保存程序断点。这4个周期又可称为CPU的工作周期，为了区别它们，在CPU内可设置4个标志触发器
5. 指令流水

 

为提高访存速度，一方面要提高存储芯片的性能，另一方面可以从体系结构采用分级存储措施。

1. 提高器件的性能
2. 改进系统的结构，开发系统的并行性

所谓并行，包含同时性和并发性两个方面。前者是指两个或多个事件在间一时刻发生，后者是指两个或多个事件在间一时间段发生。

 

并行性体现在不同等级上。通常分为4个级别（作业级或程序级、任务级或进程级、令细粒度间级和指令内部级。前两级为粗粒度,又称为过程级;后两级为细粒度,又称为指令级。粗粒度并行性一般用算法(软件)实现,细粒度并行性一般用硬件实现。

 

1. 指令流水原理包括：取指令，执行指令   （串行执行）

指令的操作可由指令部件完成，执行指令的操作可以由执行部件完成

 

12、两条指令的重叠，即指令的二级流水

由指令部件取出一条指令，并将它暂存起来，如果执行部件空闲，就将暂存的指令传给执行部件执行。与此同时，指令部件又可取出下一条指令并暂存起来，这称为指令预取。

1. 指令处理过程的阶段

 

取指(FI):从存储器取出一条指令并暂时存入指令部件的缓冲区。

指令译码(DI):确定操作性质和操作数地址的形成方式。

计算操作数地址(CO):计算操作数的有效地址，涉及寄存器间接寻址、间接寻址、变址寻址、基址寻址、相对寻址等各种地址计算方式。

取操作数(FO):从存储器中取操作数（若操作数在寄存器中，则无须此阶段）。

执行指令(EI):执行指令所需的操作，并将结果存于目的位置（寄存器中）。

写操作数(WO):将结果存入存储器。

指令六级流水时序。在这个流水线中，处理器有6个操作部件，同时对6条指令进行加工，加快了程序的执行速度。

 

 

1. 数据相关：流水线中各条指令因重叠操作，可能改变操作数的读写访问顺序，从而导致了数据相关冲突
2. 流水线性能

吞吐率

加速比

效率

 

1. 中断系统需解决的问题

 

 

①各中断源如何向CPU提出中断请求。

② 当多个中断源同时提出中断请求时，中断系统如何确定优先响应哪个中断源的请求。

③CPU在什么条件、什么时候、以什么方式来响应中断。

④CPU响应中断后如何保护现场。

⑤CPU响应中断后，如何停止原程序的执行而转入中断服务程序的入口地址。

⑥中断处理结束后，CPU如何恢复现场，如何返回到原程序的间断处。

⑦在中断处理过程中又出现了新的中断请求，CPU该如何处理。

要解决上述7个问题，只有在中断系统中配置相应的硬件和软件，才能完成中断处理任务。

 

 

 

 

 

•   控制单元的功能

1. 指令周期：取指周期、间址周期、执行周期、中断周期
2. 多级时序系统

1. 机器周期
2. 时钟周期（节拍、状态）
3. 多级时序系统

 

机器周期可看作所有指令执行过程中的一个基准时间，机器周期取决于指令的功能及器件的速度。

进一步分析发现，机器内的各种操作大致可归属为对CPU内部的操作和对主存的操作两大类，由于CPU内部的操作速度较快，CPU访存的操作时间较长，因此通常以访问一次存储器的时间定为基准时间较为合理，这个基准时间就是机器周期。

2.时钟周期（节拍、状态）

在一个机器周期里可完成若干个微操作，每个微操作都需要一定的时间，可用时钟信号来控制产生每一个微操作命令。

时钟信号可由机器主振电路（如晶体振荡器）发出的脉冲信号经整形(或倍频、分频)后产生，时钟信号的频率即为CPU主频。用时钟信号控制节拍发生器，就可产生节拍。每个节拍的宽度正好对应一个时钟周期。

 

 

1. 时序控制方式：同步控制方式、异步控制方式、联合控制方式、人工控制方式       （一般调试是人工控制的）

 

3.多级时序系统

图9.9反映了指令周期、机器周期、节拍（状态）和时钟周期的关系。可见，一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期效可以不等，每个机器周期内的节拍数也可以不等

 

 

实际上机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。

 

机器速度还可以用MIPS行百万条指令数每秒)和CPI(执行一条指令所需的时钟周期数)来衡量。

 

1. 同步控制方式是指，任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统一基准时标的时序信号所控制的方式。图9.9(a)就是一种典型的同步控制方式，每个机器周期都包含4个节拍。

1. 采用定长的机器周期（特点：以最长的微操作序列、最繁的微操作为标准，采取完全统一、具有相同时间间隔和相同数目的节拍作为机器周期来运行各种不同的指令）
2. 采用不定长的机器周期
3. 采用中央控制和局部控制相结合的方法

1. 异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步。
2. 联合控制方式：同步控制和异步控制相结合就是联合控制方式
3. 人工控制方式：为调机和软件开发需要，在机器面板或者内部设置了一些开关或案件来达到人工控制的目的（复位键）

 

第十章     控制单元的设计（无）