Xilinx FPGA开发指南-7系列FPGA配置引脚定义
Xilinx 7系列FPGA的配置引脚是其硬件设计中的核心功能模块，负责实现比特流加载、模式选择及系统初始化。其设计直接影响FPGA的启动可靠性、兼容性与调试灵活性。以下是主要配置引脚的功能解析：
1. 电压与Bank配置
- CFGBVS（Bank0）：
输入引脚，决定Bank0/14/15的I/O电压范围。- 高电平（接VCCO_0）：支持3.3V/2.5V操作，适用于传统外设（如SPI Flash）；
- 低电平（接地）：启用1.8V/1.5V低功耗模式，需确保VCCO_0≤1.8V以避免损坏（UG470 §5.2）。
2. 配置模式选择
- M[2:0]（Bank0）：
三位输入信号，定义7种配置模式：- 主模式（Master）：FPGA主动输出CCLK，控制SPI/BPI Flash加载（如M=001为SPI×1主模式）；
- 从模式（Slave）：依赖外部控制器提供CCLK，适用于多FPGA协同场景（UG470表2-3）。