LLC谐振变换器原理
在传统的硬开关电路中，开关损耗较大，且随着工作频率的提高，损耗问题愈发突出，这限制了电源转换效率的提升以及设备的小型化。为了解决这些问题，研究人员开始探索软开关技术，谐振变换器便是软开关技术的一种重要实现形式。LLC谐振变换器作为一种典型的谐振变换器，最初是为了实现更高效的能量转换和更低的开关损耗而被提出。
然而，在其诞生后的很长一段时间里，由于控制复杂、参数设计繁琐等原因，LLC谐振变换器并没有得到广泛应用，而是主要局限于一些对电源性能要求极高的特定领域，如高压电源或高端音频系统。近年来，随着半导体器件制造技术的发展，开关管的性能不断提升，以及平板电视等电子设备对高效、小型化电源的需求急剧增加，LLC谐振变换器才开始受到广泛关注，并逐渐成为一种主流的拓扑结构。如今，LLC谐振变换器在各种电子设备、充电桩、服务器电源等领域都得到了广泛的应用。
谐振电路
对于包含电容和电感及电阻元件的无源一端口网络，其端口可能呈现容性、感性及电阻性，当电路端口的电压U和电流I，出现同相位，电路呈电阻性时，称之为谐振现象，这样的电路，称之为谐振电路。
谐振电路的本质是电容中的电场能与电感中的磁场能相互转换，此增彼减，完全补偿。电场能和磁场能的总和时刻保持不变，电源不必与电容或电感往返转换能量，只需供电阻所消耗的电能。
根据电感L和电容C连接方式的不同可以将谐振电路分为两种，即由电感L和电容C串联组成的谐振电路称为串联谐振电路；由电感L和电容C并联组成的谐振电路称为并联谐振电路。两种谐振电路所产生的影响有很大的不同。虽然两种电路中，端口总电压和总电流都是同相位，但是，流过电感和电容的电流、电感和电容两端的电压在不同的连接方式下有着很大的区别。
串联谐振
串联谐振又叫电压谐振。在电阻、电感及电容串联所组成的交流电路内，当容抗XC与感抗XL相等时，即XC=XL，电路中的端口总电压u与总电流i的相位相同，电路呈现电阻性，这种现象叫串联谐振。
RLC串联谐振基本电路如图所示，当电路中的感抗与容抗有效值相等时，即 ωL =1/ ωC（其中 ω是角频率），电路发生串联谐振。谐振频率只与电路中的电感和电容值有关，与信号源无关。此时电路的阻抗为最小值R，此时电路总电压主要加在电阻上，电流达到最大值，电路呈现纯电阻性，电流与电压同相位。
也就是说，当输入频率为谐振频率时，阻抗为最小值、电路电流最大、相位角为0；电阻电压等于电源电压，电感和电容电压相等，方向相反；无功功率为0， 有功功率达到最大值，能量传递效率最大。
串联谐振的谐振曲线如下所示
并联谐振
并联谐振电路又叫电流谐振。
电感和电容的并联电路中，感抗小于容抗时，那么流过电感支路的电流就大于流过电容支路的电流，可以得到总电流滞后端口电压90°，此时电路呈感性;
而当感抗大于容抗时，那么流过电感支路的电流就小于流过电容支路的电流，可以得到总电流超前端口电压90°，此时电路呈容性。
当感抗等于容抗时，流过电感支路的电流就等于流过电容支路的电流，且两支路电流方向相反，此时总电流恰好为0，电路处于并联谐振状态。
串联谐振时端口总电压等于电阻两端的电压，而电感和电容两端的电压却不为零，并联谐振时虽然总电流为零，但是，流过电感和电容两端的电流并不为零。
LLC电路拓扑
LLC电路是由2个电感和1个电容构成的谐振电路，故称之为LLC。其拓扑结构根据MOS管的配列可以分为半桥或全桥类型（下图举例全桥类型）。2个电感分别为变压器一次侧漏感(Lr)和励磁电感(Lm)，其中励磁电感远大于一次侧漏感，电容为变压器一次侧谐振电容(Cr)。LLC电路通过谐振能够实现MOS管的软开关，减少开关损耗。另外MOS管的通态损耗也很低，即焦耳热减少，LLC电路被广泛使用在DC/DC Converter中。
为了便于分析，将变压器二次侧简化为右侧电路：
LLC工作原理做做如下分析，其中红实线为负载电流，蓝虚线为(变压器)励磁电流。
Mode1 Q1Q4导通，Q2Q3关断
Q1/Q4导通、Q2/Q3关断时，负载电流的路径为电源→Q1→Lr→Ro→Cr→Q4→电源，励磁电流的路径为电源→Q1→Lr→Lm→Cr→Q4→电源，此时Cr充电。当Lr和Cr的谐振结束后(Lm远大于Lr，R0的谐振电流由Lr与Cr决定，Lm谐振电流由Lr+Lm和Cr决定，所以R0谐振电流即负载电流周期小，Lm谐振电流即励磁电流周期大)，进入Mode2。
Mode2 Q1Q4导通，Q2Q3关断，谐振结束
Lr和Cr的谐振结束后，负载电流降为0(负载电流降为0，则将Q1Q4关断时的MOS电流降低，减小关断损耗，实现ZCS)，此时电路里仅有励磁电流。当Q1/Q4关断时，进入Mode3。需要注意，此时会有关断损失产生，但由于Vds1和Vds4是缓慢上升（因为此时励磁电流给C1和C4开始充电，详细参考Mode3），关断损失较小。
Mode3 Q1Q4关断，Q2Q3关断，死区时间
为了防止Q1/Q3和Q2/Q4同时导通（此时LLC相当于短路，大电流会烧坏MOSFET），在切换的时候会特意设置一个死区时间(Dead time)，此时4个MOSFET均关断。在这期间，C1和C4开始充电，Vds1和Vds4升高；C2和C3开始放电，Vds2和Vds3下降（二极管导通，Vds下降，为后续Q2Q3的ZVS导通做准备）。当4个电容的充放电完成后，进入Mode4。
Mode4 Q1Q4关断，Q2Q3关断，死区时间，电容充放电完成
当C1~C4的充放电完成后，Vds1和Vds4升至电源电压，而Vds2和Vds3降至0V(理想0V，实际为二极管导通压降)。同时，因为励磁电感的存在，励磁电流并不会马上降为0。此时电路里仅有励磁电流，其路径为Lm→Cr→D2→电源→D3→Lr→Lm。当Q2/Q3导通时，进入Mode5。因为Q2/Q3导通时Vds2/Vds3均为0V，所以这是ZVS，MOS管实现软开。
Mode5 Q1Q4关断，Q2Q3导通
Q1/Q4关断、Q2/Q3导通时，LLC进入后半周期（后半周期和前半周期一模一样，只是方向相反而已），其负载电流的路径为电源→Q2→Cr→Ro→Lr→Q3→电源。励磁电流先维持一段时间Mode4的路径Lm→Cr→D2→电源→D3→Lr→Lm，待降为0A后反向，变成电源→Q2→Cr→Lm→Lr→Q3→电源。谐振电容Cr的电位会与前半周期相反，Cr开始放电。当Lr和Cr的谐振结束后，进入Mode6。
Mode6 Q1Q4关断，Q2Q3导通，谐振结束
Lr和Cr的谐振结束后，负载电流降为0，此时电路里仅有励磁电流。当Q2/Q3关断时，进入Mod7。跟Q1/Q4关断时一样，此时也会有关断损失产生，但由于Vds2和Vds3是缓慢上升（因为此时C2和C3开始充电，详细参考Mode7），关断损失较小。
Mode7 Q1Q4关断，Q2Q3关断，死区时间
Q2/Q3关断后再次进入死区时间，此时励磁电流给C2和C3开始充电，Vds2和Vds3升高；C1和C4开始放电，Vds1和Vds4下降。当4个电容的充放电完成后，进入Mode8。
Mode8 Q1Q4关断，Q2Q3关断，死区时间，电容充放电完成
当C1~C4的充放电完成后，Vds2和Vds3升至电源电压，而Vds1和Vds4降至0V(理想值)。同时，因为励磁电感的存在，励磁电流并不会马上降为0。此时电路里仅有励磁电流，其路径为Lm→Lr→D1→电源→D4→Cr→Lm。当Q1/Q4导通时，进入Mode1。因为Q1/Q4导通时Vds1/Vds4均为0V，所以这是ZVS，MOS管实现软开。