关于FPGA的代码书写错误引起的时序问题
一、现象
FPGA 从RAM中读取DAC数据后,出现偶尔从RAM读错数据的情形，有时候修改一些代码后又不出现该错误的
二、分析
根据这个现象应该是时序引起的，需要做实验定位问题是写数据有误还是读数据有误，最后通过实验分析是写数据有误。
三、手撕代码
发现写数据到ram中，有两个信息跨时钟且都是写信号，会出现类似“竞争与冒险”的错误，因为有个是先写另外一个是后写，但是这两个信号同时置为“1”，且跨时钟域，又时写信号，所以它们走的内部路线可能是不一致的，有时候按照代码的意思走，所以不出现错误，但是有时候走的路线不一致从而导致发送逻辑的错误，因此修改代码，不让这个信号同时置为“1”，先让第一个置“1”后再让另一个置为“1”。