数字电子技术基础（二十七）——输入端电阻的负载特性

1  TTL门电路的负载特性

当TTL门电路中有一个输入端悬空的时候，这个门电路的输出与其余输入变量之间仍然可以实现与非逻辑运算。如下图所示：

当使用万用表测量某个TTL门电路的悬空输入端子的对地点位，虽然悬空端子没有接入输入信号，但是可以用万用表测量一个稳定的电压值。为什么会出现这种状况呢？

这是因为TTL门电路将与非门的输入端接高电平，这就构成了一个非门测试电路，B输入端和接地端接入一个可调点位器，通过这个测试电路可以监测输入电压随着电位器阻值的变化规律。相当于如下所示的电路结构：

通过实验可以得到如下所示的结果：

如下图所示：

以与非门的TTL门电路来分析输入端的电阻特性，设TTL与非门的中间级与输出级电路对输入端的影响可以等效为集电极的负载效应，如下图所示：

在输入端的等效电路中，可以观测出接入对地电阻的输入端所对应的发射结始终是正偏导通的，因而晶体管的基级偏执电流会有导通的发射结流向输入端，在这个接地电阻的两端产生压降，这一部分就是输入电压，根据并联电路的电阻越小，那么此时分得的电流就越大。

当调整输入端的电位器，那么这个电阻增加的时候，一开始输入端的接地电阻比较小，的基级电流多数都会经由发射结的导通流到输入端上来，产生输入电压。所有随着输入电阻值的增加，输入电压也随着上升。当输入电压上升至关门电平时，所对应的阻值称为关门电阻，大约在1kΩ。

如下图所示：

当时，相当于低水平输入，为高水平，电路处于关态。

当输入端的对地电阻小于关门电阻的时候，对应的TTL门电路而言，相对于低电平的输入为高电平，门电路处于关态，随着输入电阻的继续增加，的基极电流逐渐开始向中间级的晶体管的基极进行分流，使得的基极进行分流，使得和输出级晶体管逐渐由截止状态进入到饱和导通的状态。

随着中间级的饱和导通。此时，的基极电位被钳制在2.1V了，减去发射结的正向导通压降，输入端的电压也限制在1.4V了，不会在随着输入端阻值的增加而增加了，此时输入端电阻称为开门电阻。

当输入端对地电阻高于2.5kΩ时，门电路相当于高电平输入，与非门输出低电平，电路相当于“开态”。

如下图所示：

当时，相当于高水平输入，为低电平，此时门电路处于开态。

当TTL门电路输入端悬空的时候，就可以把它看作是输入端对地电阻为无穷大的情况，此时相当于高电平输入，因而对于与非门而言，与非的逻辑功能被开启，输出是其余变量与非逻辑运算的结果。

当用TTL与非门的输入端A悬空或者接高电平的时候，用万用表测量B输入端电阻是什么结果，如下图所示：

万用表的内限就是几十千欧的阻值，因而这个测量方式就好像在输入端对地输入了一种大电阻，测量结果只能是1.4V了。

如果将与非门A输入端接0.3V低电平信号输入时，此时A输入端得低电平输入使得它对应的发射结必然是正向导通，那么的基极电位就会钳制在1V，所以万用表的测量值只能是0.3V。

当TTL与非门的输入端悬空或者接高电平时，用万用表测量输入端B的为1.4V，而输入端A接低电平时，测得输入的那B的值为。

注：

 在数字电路设计中，经常会用到具有多个输入端的集成电路，在不影响门电路逻辑功能的情况下，电路通常将没有用的引脚接高电平或者直接接地，通过这种方式来提高电路的扛干扰能力。以图2为例，对于这张图来说如果将悬空的话，那么很容易受到空间中的电磁干扰，使得电路的稳定性变差，所以电路中通常将其接固定电平来提高集成电路的抗干扰能力。

（本文参考哈尔滨工业大学《数字电子技术基础》课程）