【可靠性】高κ-SrTiO3 MoS2 FET的稳定性和可靠性

2025年，维也纳工业大学的Seyed Mehdi Sattari-Esfahlan和Tibor Grasser等人基于实验研究，深入探究了单晶SrTiO3（STO）基MoS2场效应晶体管（FETs）的性能、稳定性和可靠性。

研究团队通过脉冲激光沉积（PLD）方法制备了STO薄膜，并将其与MoS2薄片集成，构建了背栅FET器件。实验结果表明，STO作为栅介质展现出诸多优异特性。

首先，STO具有超高介电常数（约300），能够有效降低漏电流，使器件在等效氧化物厚度（EOT）约为4.8 nm时，漏电流密度低至约10−4 A cm−2，这得益于其晶体结构对陷阱辅助隧穿的最小化作用。

其次，在电学稳定性方面，MoS2/STO FETs表现出良好的性能。在298 K下，扫描速率为0.1 V s−1时，ID−VG特性几乎无迟滞，迟滞宽度小于3 mV；即使在环境条件下存储一天，阈值电压也仅向正偏移，迟滞宽度有所增加，但器件功能依然稳定，且在八个月的存储时间内，阈值电压偏移不显著，证明了其长期可靠性。温度特性研究发现，随着温度降低，漏极电流减少，400 K至76 K时饱和电流降低近两个数量级，而栅漏电流在400 K时虽增加约两个数量级，但仍低于1 mA μm−1。

迟滞分析揭示了逆时针迟滞现象，归因于STO生长过程中氧空位的扩散，且在环境条件下迟滞宽度随吸附/扩散的氧和水分子浓度变化而增加。

BTI研究显示，器件在正负应力偏置下均表现出异常的阈值电压偏移，这可能与STO中移动氧空位有关，且在不同温度下，BTI退化行为各异，但器件在应力后仍具有一定的恢复能力。

该研究的结果对二维纳米电子学的发展具有重要指导意义，STO作为栅介质的优异性能使其成为未来高性能、高可靠二维FETs的有力候选，有望克服当前二维纳米电子器件在稳定性和可靠性方面的关键障碍，推动该领域向更先进、更实用的方向迈进。

摘要

本研究聚焦于单晶SrTiO3（STO）作为高k绝缘体在二维场效应晶体管（FETs）中的应用。STO具有超高介电常数和预期的低界面陷阱密度，有望提高FETs的击穿强度和可靠性。研究中，作者对MoS2 FETs的性能、稳定性和可靠性进行了详细研究，特别是在不同电场强度和扫描速率下观察到较小的迟滞现象。此外，还发现迟滞动力学在长时间内具有可重复性，BTI行为异常，这可能与氧空位的扩散有关。这些发现表明STO作为栅介质在二维纳米电子学中具有很大的应用潜力。

引言

随着超低功耗场效应晶体管的发展，对高介电常数（k）绝缘体的需求日益增加，以最小化漏电流并允许栅介质物理厚度的缩放。同时，还需要高质量的绝缘体/通道界面、大的带偏移、可忽略的界面电荷捕获以及栅介质中低缺陷密度，以实现等效氧化物厚度（EOT）的良好可缩放性。

传统半导体如硅在生长高k氧化物时需要种子层，这可能会损害二维/绝缘体界面。相比之下，通过使用晶体二维绝缘体如h-BN或离子三维晶体如CaF2，可以构建清洁的范德华界面。然而，h-BN等晶体二维材料的介电常数相对较小，当等效厚度低于1 nm时会导致高漏电流。

而SrTiO3（STO）作为一种钙钛矿材料，具有超高介电常数（约300），原子级平坦的表面，能够制备具有原子级锐利界面的多层二维范德华异质结构。

此前，Yang等人成功地将大规模STO转移到MoS2上，解决了二维/绝缘体界面质量差等结构不匹配问题，并展示了STO FET器件的基本特性。

然而，评估栅介质材料的长期稳定性和可靠性对于其技术应用至关重要。本研究旨在通过考察转移特性变化、迟滞动力学和偏置温度不稳定性（BTI），在76至400 K的温度范围内评估MoS2/STO FETs的可靠性。

实验部分

材料制备

Sr3Al2O6（SAO）牺牲层通过脉冲激光沉积（PLD）在800°C的块状STO（001）基底上生长。随后，在750°C下生长STO薄膜，并冷却至室温。

SAO和STO生长的氧气分压分别为2×10−5和1×10−1 Torr。生长完成后，通过覆盖PDMS薄片并溶解SAO层在去离子水中，将STO薄膜剥离。

然后，将PDMS上的STO薄膜在光学显微镜下对准并压在预制的Au栅极电极上，最终STO薄膜留在Si/SiO2基底上，为后续器件制备做准备。

器件制备

STO薄膜通过脉冲激光沉积（PLD）方法在TiO2终止的STO（001）基底上生长。

背栅极电极在SiO2/Si基底上制备，随后通过热蒸发沉积5 nm Cr和60 nm Au。将STO表面覆盖PDMS薄片并轻轻剥离，将STO薄片留在预先清洁的SiO2/Si基底上，该基底包含已制备的背栅极电极。

然后，在光学显微镜下将机械剥离的MoS2薄片对准并转移到STO/SiO2/Si上。

使用电子束光刻确定源漏电极区域，随后通过热蒸发沉积5 nm Cr和60 nm Au。

最后，进行金属剥离以去除多余金属，形成源漏电极。

材料表征

采用200 kV的Titan Cs探针设备进行HAADF-STEM成像和EDX分析。

使用Reith-83仪器进行AFM表面轮廓和厚度测量。

电学测量

使用 Keithley 2636参数分析仪在Lakeshore真空探针站（约2×10−6 Torr）的暗室中进行ID−VG和ID−VD特性测量。

通过不同扫描时间的双扫描研究ID−VG特性的迟滞。

通过后续的应力/恢复测试测量BTI行为。

结果与讨论

器件结构与初始电学表征

图1a展示了所使用的背栅二维FET的示意图和光学图像，其具有高k STO绝缘体。器件制备细节在方法部分讨论，制造过程的示意图如支持信息中的图S1所示。

所制备的MoS2/STO FETs的典型通道尺寸为L = 2.5 μm和W = 5 μm，但由于剥离的MoS2薄片的异质性，不同器件的通道宽度可能会有所变化。

图1b为通过扫描电子显微镜（SEM）拍摄的器件顶视图。为了确认器件的正确制备，在图1b中用青色矩形指示的位置使用聚焦离子束（FIB）切割，并制备了100 nm厚的薄片。

然后，获取了高角度环形暗场（HAADF）横截面扫描透射电子显微镜（STEM）图像，并结合能量色散X射线光谱（EDS）元素图。

图1c和1d中的图像确认器件结构确实对应于在SiO2/Si基底上的垂直堆叠MoS2/STO/Au/Cr异质结构。EDS图谱确认了异质结构中Mo、S、Sr、Ti、O、Cr和Au的分布。

此外，还获取了器件的高分辨率横截面透射电子显微镜（TEM）图像，确认了STO薄膜的正确晶体结构（见支持信息中的图S2）。

在不同VG下测量的典型输出ID−VD特性显示出具有电流饱和和良好电流控制的有前途的性能（图1e）。

图1f展示了在不同VD下测量的器件的ID−VG特性，其中ID归一化到通道宽度（W）。

STO FET显示出最大归一化电流约为20 μA μm−1（在VD = 0.1 V时），Ion/Ioff比率为107，亚阈值斜率（SS）值为270 mV dec−1。

此外，进行原子力显微镜（AFM）成像以确定STO厚度和表面形貌。STO薄膜的厚度约为32 nm（见支持信息中的图S3）。

还对金属/STO/金属（MIM）器件进行了电容-电压（C−V）特性测量（支持信息中的图S4a,b），并在不同频率下进行测量，如图S4c所示。电容值在1 kHz至1 MHz的频率范围内保持恒定。

根据C−V数据，对于一些STO MIM结构，相对介电常数（k）估计约为26，基于饱和电容约为0.65 pF和器件面积约为128 μm2。

由于低漏电流对于可靠的FET操作至关重要，因此确定了MoS2/STO FET的漏电流密度-电场特性，如图S5所示。

该器件在7.8 MV/cm的电场强度下，等效氧化物厚度约为4.8 nm时，漏电流密度约为10−4 A cm−2，与许多其他常见栅介质相比，这一值较小。

STO的小漏电流可能源于其晶体结构，该结构可最小化陷阱辅助隧穿。

然而，进一步改进处理步骤，包括二维转移、样品清洁程序和绝缘体生长质量，可能会进一步降低漏电流和器件的观察到的SS。

转移特性与温度依赖性漏电流

在T = 298 K下，使用正向和反向扫描测量ID−VG特性，如图2a所示。

对于扫描速率为SR = 0.1 V s−1时，观察到在门电压上升和下降扫描过程中ID没有显著差异，迟滞宽度（ΔVH）小于3 mV。

此外，在T = 298 K下，研究了在SR = 1 V s−1时不同门电压扫描范围对ID−VG特性的影响。如图2b所示，主要器件参数如阈值电压（VTH）和SS与门偏置窗口宽度无关。

为了检查器件在长时间重复测量过程中是否会老化，以及在高温下烘烤后的情况，作者在八个月的测量后将器件存储在真空和环境条件下，并跟踪了ID−VG特性。如图2c所示，将FETs在环境条件下存储一天后，阈值电压向更正的值偏移，迟滞宽度相比真空测量有所增加，这可能是由于吸附物导致在整个VG范围内迟滞几乎增加了2倍。然而，环境暴露并未对SS和饱和电流产生显著影响。

此外，在350 K和400 K的高温测量后八个月，再次测量器件特性。可以看到，八个月后重复测量的曲线的饱和电流有所增加，这可能源于不同实验阶段的背衬过程降低了接触电阻。

此外，在这八个月的存储时间内，器件的阈值电压并未出现约190 mV的显著偏移。

因此，比较八个月内测量的ID−VG曲线可以证明器件在长时间内保持了其功能。温度对电荷捕获以及杂质和空位扩散的热激活对于二维FET性能至关重要。

了解温度对器件行为的影响对于评估器件行为是必要的。作者在76 K至400 K的温度范围内研究了器件的转移曲线，并展示了一些代表性的ID−VG曲线，如图2d所示。为了理解温度对转移特性的影响，提取了关键器件参数。最重要的是，随着温度降低，漏极电流减少，当从400 K降至76 K时，饱和电流减少了近两个数量级。

此外，图S6展示了在整个温度范围内开启电流、关闭电流以及阈值电压的演变。开启/关闭电流比在高温下有所降低，VTH在高温下逐渐向更负的值偏移（见图S6a,b）。

室温下的VTH约为0.7 V，在76 K时升至1.6 V，而在400 K时则降至约−0.25 V。图2e展示了不同温度下栅漏电流（IG）的变化。在T = 298 K时，IG较小，但在400 K时增加至约10−1 A cm−2，在VG = 2 V时仍低于1 A cm−1。然而，在400 K时，IG增加了约两个数量级，这可能是由于热电子发射超过相对较小的势垒所致。

迟滞分析

为了研究器件中的迟滞行为，作者展示了在真空和环境暴露1小时后于fs = 4 Hz下测量的ID−VG特性，如图3a所示。扫描频率fs = 1/tsw，其中tsw是图3b中一次完整扫描的时间。迟滞宽度计算为VH = VTH,down − VTH,up，使用恒定电流标准（IC）来确定阈值电压。器件在真空中表现出较小的逆时针迟滞宽度，而在环境暴露后增加了约2倍。迟滞宽度通过等效氧化物厚度（EOT = 4.8 nm）进行归一化。

有趣的是，虽然大多数器件表现出逆时针迟滞（图3b），但有一个器件在相同的测量程序下表现出顺时针迟滞，这可能归因于该样品在制备过程中STO中陷阱密度较高。对于所有fs，迟滞值保持较小，最大归一化值约为74 mV nm−1。在环境暴露下，迟滞宽度峰值增加了约2.5倍，达到约190 mV nm−1。虽然顺时针迟滞通常是由于通道中的电子被绝缘体缺陷捕获，但已提出其他几种机制也可能是逆时针迟滞（ΔVH < 0）的贡献者，例如MoS2层中陷阱的载流子隧穿、氧化物缺陷的热激活以及绝缘层中的移动离子等。

作者认为，MoS2/STO FETs中的逆时针迟滞是由STO薄膜在生长过程中最初形成的氧空位的扩散引起的。图S7给出了在不同门电压下移动氧离子扩散的示意图。

此外，作者推测环境条件下迟滞宽度的增加可能与氧和水分子在STO中的吸附/扩散有关，这改变了可用氧空位的浓度。图3c展示了在不同温度下使用恒定电流标准测量的归一化迟滞宽度与扫描频率fs的关系。在所有温度下，迟滞宽度均为逆时针，而迟滞峰值随着温度升高向更高的频率移动。初始测量在T = 298 K进行，观察到逆时针迟滞，峰值在fs ≈ 0.1 Hz。然后，温度分别降至250 K和200 K。值得注意的是，迟滞峰值在较低温度（250和200 K）下向较小的fs（更快的扫描速率）移动，这与移动离子的迁移率在低温下降低一致。接着，温度升至350 K和400 K，迟滞峰值向更快的扫描频率移动。

此外，为了确定在这些高温下器件中是否发生了电化学变化，作者在400 K测量后于298 K测量迟滞宽度，如图3d所示。重要的是，高温步骤前后迟滞的整体行为保持一致，这证实了器件的恢复能力。虽然几乎所有器件都表现出逆时针迟滞，但有一个器件在相同的测量程序下表现出顺时针迟滞（图S8a），这可能归因于该特定样品在制备过程中的STO中陷阱密度较高。

类似于图3c中的迟滞峰值，可以观察到迟滞峰值随着温度升高向更高频率移动，因为涉及的陷阱的时间常数变小。此外，在高扫描频率下，随着温度升高，迟滞宽度略有增加。然而，在测量中只能记录迟滞峰值的左半部分。在之前的研究中，对于使用SiO2和CaF2作为绝缘体的MoS2 FETs也观察到了类似的行为。

图S8b展示了顺时针迟滞与STO中靠近MoS2界面的电荷捕获的联系。一般来说，较小的迟滞宽度是可靠器件操作的关键因素。因此，作者将不同VG扫描速率和真空/环境条件下的ΔVH与各种二维FET技术进行了比较，如图3e所示。

与其它器件相比，MoS2/STO器件表现出有前途的迟滞稳定性，在真空和环境条件下具有超低的迟滞宽度，分别为约2 mV nm−1和9 mV nm−1（例如，在0.5 V/s的扫描速率下）。

偏置温度不稳定性（BTI）

氧化物边界面陷阱可以捕获和发射载流子，导致各种不稳定性。除了转移特性中的迟滞外，阈值电压的长期漂移是二维和硅FET器件中最被认可的可靠性挑战之一，尤其是由于其强烈的偏置和温度依赖性。当施加门偏置应力一定时间ts后，阈值电压VTH通常会发生偏移，这通常是由于缺陷移动到费米能级（EF）以下时电子捕获所致。如果施加正应力偏置，则称为正BTI（PBTI），而施加负应力偏置时则称为负BTI（NBTI）。

需注意，前文讨论的迟滞宽度ΔVH与BTI的VTH偏移密切相关。通常，陷阱的更快填充有助于迟滞，而较慢的填充则导致BTI。

作者展示了所采用的BTI测量-应力-测量程序，如图4a所示。

首先，对器件施加负应力偏置（VG,stress）以进行NBTI测量。展示了通过后续应力/松弛循环对不同应力时间（ts）获得的归一化BTI结果（归一化因子与迟滞相同）。

然后，测量施加任何应力电压前的转移特性。接下来，对FET施加负门偏置应力（VG,stress）一定时间，ts分别为1、10、100和1 ks。应力期后，测量ID−VG曲线以使用恒定标准电流确定VTH偏移。观察到在NBTI下，随着应力时间增加，ID−VG特性出现正向VTH偏移（退化），但在短时间内几乎完全恢复（图4b）。

然而，随着应力时间增加，VTH偏移变得更加明显，但在长应力时间下（例如，ts = 1 ks和最短恢复时间trel = 1 s时为55 mV nm−1）仍然相对较小。

接下来，施加正VG,stress以研究PBTI。图4c的ID−VG特性表明，PBTI的偏移为负，且其绝对值大于NBTI。图4d和4e分别展示了器件的NBTI和PBTI行为。在各种PBTI应力下，器件表现出较小的退化。

在T = 298 K时观察到的BTI退化和窄迟滞宽度ΔVH一致，表明器件具有良好的稳定性和可靠性。

此外，NBTI应力后的恢复速度比PBTI应力后的恢复速度快。

需注意，NBTI和PBTI的VTH偏移符号不同，且均为异常，即与电荷捕获预期符号相反。这与T = 298 K时测量的迟滞（图3b,c）一致，表明STO薄膜内存在的迁移氧离子也可能导致这种异常退化。

还需注意，在应力时间ts = 1 ks时，PBTI大于NBTI，这可能是因为移动物质处于不同的电荷状态且具有不同的迁移势垒。

接下来，作者分析了温度对BTI动力学的影响。在T = 200、298和400 K下进行了一系列测量，然后在400 K测量后使用与图4相同的测量程序在298 K下重新测量BTI。

 图5a展示了在T = 200 K下应力时间为ts = 1 s和1 ks时的归一化NBTI/PBTI退化。退化似乎很小，NBTI和PBTI的异常VTH偏移均小于20 mV nm−1。这是因为在低温下移动离子会冻结，从而不贡献于BTI。在切换回T = 298 K后，退化变得更加明显，且再次出现异常（图5b）。

PBTI退化似乎比NBTI稍大。随着温度升高至T = 400 K，短恢复时间下的BTI减少。在恢复过程中，对于长恢复时间，NBTI和PBTI方向从异常变为常规（图5c）。

作者认为，除了STO中的移动离子外，在更高温度下可以从MoS2通道激活电荷捕获。

最后，作者在T = 298 K下进行BTI测试（在400 K下进行BTI测试10天后），异常BTI再次明显，且在退火前后记录的VTH偏移之间差异很小。

在NBTI退化后，器件在大约7小时内完全恢复（图5d）。然而，PBTI仅部分恢复，可能是因为栅氧化层内存在较深的陷阱水平或在应力过程中器件发生了一些更持久的变化。

最后，作者比较了在迟滞和频繁BTI测试后器件的转移曲线，如图6a所示。在迟滞测试序列后，与新鲜器件相比，转移曲线出现了负向VTH偏移，表明STO薄膜中出现了固定的正电荷。虽然在298 K BTI实验后没有观察到ID−VG特性的额外变化，但在350 K和400 K下进行PBTI测试后，VTH向更负的电压偏移，SS变差。VTH的负向偏移与STO中正电荷的积累有关，这可能是在电压应力和退火周期中氧空位的产生所致。

此外，与新器件相比，漏电流增加了两个数量级以上，如图6b所示。然而，即使在高温下，漏电流密度仍小于1 mA μm−1。

结论

作者制备了使用单晶STO作为高k介质的MoS2 FETs，并对其电学特性、迟滞动力学和偏置温度不稳定性进行了深入研究。观察到MoS2/STO FETs具有良好的电学稳定性，大多数器件具有较小的逆时针（异常）迟滞。迟滞行为具有可重复性，并且在8个月内相对稳定。逆时针迟滞归因于STO生长过程中最初形成的氧空位的扩散。此外，发现BTI退化是异常的，这可能也是由STO层中的移动氧空位引起的。器件的高长期稳定性证实了结晶STO是下一代二维纳米电子学的有前途的绝缘体。

总结

本文通过对单晶SrTiO3（STO）基MoS2场效应晶体管的性能、稳定性和可靠性进行深入研究，揭示了其在二维纳米电子学中的巨大应用潜力。STO作为高k栅介质，不仅具有超高介电常数和低界面陷阱密度，能够提高器件的击穿强度和可靠性，而且在不同电场强度、扫描速率、环境条件和温度下表现出良好的电学稳定性和较小的迟滞特性。迟滞动力学的可重复性和长期稳定性，以及异常的偏置温度不稳定性（BTI）行为，均与STO层中氧空位的扩散密切相关。这些研究成果为开发高性能、高可靠的二维场效应晶体管提供了重要的理论和实验基础，推动了二维纳米电子学领域的发展。