25届秋招总结——保持自信、坚定选择

前言

好久不见！博主已经快三个月没有更新啦，因为这三月一直在经历秋招，很幸运最后在国庆节前结束了秋招，可以回去好好过节喽，这里也简单和各位小伙伴分享一下我的秋招总结吧，希望也可以帮助到一些小伙伴！

一、秋招概况：

• 作为25届硕士应届毕业生，我的秋招历程在学校三方开放的当天（9月20日）暂时告一段落啦，签了一家上海的公司，我是从六月下旬正式投入到秋招当中的，大大小小也拿了不少的offer，这里我将主要就职业选择、前期准备、面试技巧等方面进行分享。
• 个人情况：我本硕均就读于西电，有美赛F奖，有保研，没有实习，研究生期间则主要是参与实验室项目居多，主要是FPGA设计的项目，同时我个人有一个博客，会总结记录自己的FPGA学习过程，也算是秋招过程当中的一个很大的加分项吧，让很多公司留下了印象。
• 我在秋招期间主投数字IC设计和FPGA设计工程师岗位，但FPGA的岗位越来越少了，截至目前拿到的offer有10+（很多只走了一半流程的公司也直接推掉了），其中数字IC前端和FPGA差不多五五开，进入offer决赛圈的有6个（四个数字IC前端，俩个个FPGA），最后选择了一家上海公司的数字IC设计岗位。

二、职业选择的思考：

• 我个人一直以来都有相对明确的兴趣方向，在选择保研实验室时，我就明确选择了IC相关方向（做FPGA的实验室）。一方面呢是因为我大四那年，IC行业如火如荼，年薪50万的应届生比比皆是；另一方面，在本科接触FPGA后，我就非常的喜欢，一颗小小的芯片可以说是人类顶级智慧的结晶，仿佛是来自外星文明的科技让人心往神驰。
• 然而好景不长，这俩年IC行业的就业形势可以说是惨不忍睹，普遍高薪的现象不复存在，先有zeku，后有象帝先，更不要说大浪淘沙中那些不知名的小公司了，各种IC公司裁员的消息也越来越多，行业未来会怎么发展我无法预测，但我个人还是由于兴趣使然，希望可以进入该行业。虽然研究生主要用FPGA，但总的来说俩者之间还是有蛮多技能树是重合的，所以数字IC设计岗位是可以一起投递的。

三、前期准备：

• 我在的实验室不允许实习，但我还是在五月份的时候整理了第一版简历，投递了实习，希望可以提前积累一下面试经验，最后只参加了华为的实习笔试和面试，至今都清晰的记得当时笔试和面试的紧张感，第一次笔面也是一切顺利，丝滑入池，然而最后没有泡出来，而且我们7月中期答辩，也没办法去，所以就纯粹当经验积累了，虽然只有俩轮面试，但也给了我一丝丝信心，接下来就全力准备论文中期的工作了，也是在六月底提前完成了中期的所有工作，于是开始全力进入秋招准备阶段。
• 首先是八股文，相对IT来说，IC这边没啥八股文，来来回回就那些跨时钟，时序修复问题，这些内容可以在CSDN当中找到，有很多大佬总结过，有一些是付费的，我花了60块钱，为了找到工作这都是必要投资hhh。
• 其次是刷题，这个其实问题不大，只要把牛客里面那些题目刷完就行，我当时刚入门学习Verilog的时候就是刷牛客题目，这些题目在探索者公众号里也有整理。
• 然后是项目，项目一定是要非常非常的熟悉，首先宏观角度上，项目背景、意义以及创新点都是要准备的，由于我的项目本身也就是我的毕业设计，所以算是在准备论文中期的时候就顺便准备好了，这些问题会在主管面的时候被问到，能够侃侃而谈还是很加分的，我个人的项目是国家重点研发项目，因此天然的具备了优势，当然有些同学的项目可能没有一个很宏大的背景，只是一些工程上的实现，这种其实也是可以进行简单包装的，大家实验室应该多多少少都会有一些值得说道的项目，可以试着把这些工作嵌入到相关项目里面。往细了说，每一个项目当中的每一个模块的功能，模块之间的关联，整体数据流的走向，都要烂熟于心。我是在七月份的时候，把项目按照整体数据流的走向上进行极其详细的文档整理，数据流经过的每一个模块是怎么被处理的，为什么要这样设计，碰到了哪些坑，怎么解决的。。。越细越好，这块可以看看牛客上面的面经，根据其他人遇到的面试问题不断的进行查漏补缺。
• 最后是简历制作，在该方面需要感谢FPGA探索者公众号，有师兄在线上交流的时候重点就简历制作进行了详细的介绍，受益匪浅，我个人这边主要就项目描述进行一点经验分享，在项目介绍中，我分为了项目描述、项目成果以及个人职责三部分，项目描述尽可能使用简短的一句话概括其背景和意义，成果也是用一句话提炼，个人职责里面我写的比较详细，也会重点加粗一些关键字，比如时钟频率，跨时钟处理，流水线级数等，这样可以更好的引导面试官问一些你想让他问的问题。

【刷题】：FPGA数字IC基础刷题Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）
【简历制作】简历制作与提升技巧 + 项目描述优化

四、面试经验分享：

• 面试自然是秋招中是最重要的环节，面试的交流表现最能体现一个人的综合素质，不乏有些技术大佬在面试的时候不会充分展现自身优势从而导致面试被挂，面试就是推销自己，尽可能去引导面试官提问一些你会的东西。

• 一般面试流程都是上来自我介绍，结束后，有俩种情况，第一种最常见，让你挑一个项目开始介绍，我提前就已经把项目介绍整理成了详细的文档。首先是项目整体框图要熟烂于心，这个有些公司是会要求你画出来的（华为、诺瓦等），我项目当中涉及了三大部分，每个部分当中又包含了许多模块，整体还是蛮复杂的，我会先整体描述大的架构，然后从数据流的走向上描述数据流经过的每一个模块的功能，具体到模块输入输出、时钟频率，流水线级数等，有些面试官会耐心听完，有一些面试官听到感兴趣的模块会打断你，开始问具体模块内部实现，只要是自己写的都问题不大，在这个介绍的过程当中，我会强调一些模块是我自己写的，而不是调用的IP核，此时一般面试官就问为什么自己写，与IP核的区别是什么；介绍算法模块的时候我也会强调遇到了怎么样的时序违例以及怎么解决；模块之间跨时钟域是怎么处理的等问题我都会在介绍项目的过程当中就详细说明，也方便面试官发起提问，比如一些时序修复的方式，建立保持时间的概念，跨时钟处理的方式等，除此之外，为了更好的表现出项目的真实性以及个人的思维能力，在介绍的过程当中，我也会主动讲述在设计上碰到的一些问题，以及自己怎么解决的， 这时候往往也会引起面试官的兴趣，从而引导他们提问。很多时候我们介绍项目的时间不多，所以大部分面试官主要还是就一些通用的设计方法进行提问，我们主动在项目介绍里把一些八股的内容串进去也可以更好的引导面试官问问题。

• 还有一种情况是面试官会直接看你个人职责里的相关工作内容进行提问，这时候变数可能会多一些，我好几次被问到了之前没有想到过的问题，但只要对项目熟一般来说也没事，所以要求我们对简历里面的每一个字眼都要非常的熟悉。
  面试官的技术是远远高于我们的，很多时候我们的项目在他们看来确实有点小打小闹，所以

• 俩轮技术面之后，就到了愉快的HR面试环节了，主要就是聊天了，表现出自己积极阳光、自信向上的态度就行。具体的一些问题可以参考下面探索者公众号的文章链接。

• 面试过程中要做到自信、坦诚、虚心、逻辑清晰、表述明确，语速啥的也慢一点，大家往往讲着讲着就忘我了，语速越来越快，记住我们是在给面试官讲项目，而不是背项目哦，你讲的越清晰，面试官也越容易与你产生共鸣。

【HR面试】HR面必问问题——如何与HR斗智斗勇

五、碎碎念：

在探索者往期的经验分享当中呢有许多前辈分享了很多干货，都是让我受益匪浅，包括心态调整，offer选择，如何提高投递效率，如何应付HR等等，都是可以再探索者公众号中学习。在秋招过程中我也是通过探索者公众号、牛客、脉脉等社交平台认识了不少朋友，在成都芯原的线下开放日还面基了好几位，还是蛮有意思的一段旅程，虽然最后拒绝了我的初恋厂芯原（究极纠结了一波），最终我是选择了一家上海公司，或许这就是冥冥注定吧，一切都是命运最好的安排hhh，身边和FPGA探索者群里的uu们应该也都是知道我选offer时候的痛苦，我们确实很难在当下做出超越自身年龄和阅历的选择，所以当下的选择也不好谈对错，任何选择都是需要舍弃一些东西，我们要做的就是坚定自己的选择，最后祝大家，前程似锦！！！

【往年经验】：25实习必备——数字IC八股文集锦（FPGA底层资源；复位；数字IC设计流程；STA静态时序分析；分频；FIFO；亚稳态）