【读书笔记·VLSI电路设计方法解密】问题25：为什么时钟如此重要
时钟是一种在高电平和低电平之间振荡的电信号。它通常是一个具有预定周期（频率）的方波，如图3.6所示。在同步数字电路中，时钟信号协调芯片上所有电路元件的动作。电路在时钟信号的上升沿、下降沿或两者的边缘处变为活动状态以实现同步。时钟信号相关问题是任何VLSI芯片设计中最重要的设计因素。
同步是一种时间管理任务，需要协调事件以和谐的方式运行系统。在一个每秒发生数百万次事件的电子电路中，这些事件的同步是实现预期功能的关键。在同步过程中，对于某些应用来说，事件之间的相对时间偏移必须已知或确定；而对于其他应用，则仅事件顺序重要。
同步设计原则可以显著简化芯片设计的实现任务，极大地减轻设计和验证的负担。对于设计复杂度极高的大型SoC设计而言尤为如此。例如，同步设计原则使得静态时序分析（STA）技术成为可能，这是一种实现时序收敛的关键工具。同步设计风格还支持形式验证方法，这是逻辑验证的一种重要手段。如果没有同步设计原则或时钟，我们就不可能构建今天的复杂SoC芯片。
正如所述ÿ