当前位置: 首页 > article >正文

Linux-ubuntu之主频和时钟配置

Linux-ubuntu之主频和时钟配置

  • 一,主频
  • 二,其它时钟配置
    • 1.PLL2和PLL3的PFD0-3设置
    • 2.AHB_CLK_ROOT
    • 3.IPG 和 PERCLK时钟
  • 三,总结

一,主频

在这里插入图片描述在这里插入图片描述24MHz 晶振为内核和其它外设提供时钟源,经电路后到PLL1变为996MHZ,再经过CACRR(ARM_PODF)2分频,变为498MHZ。内部电路:
在这里插入图片描述进行频率更改时,更改的过程要找个频率先顶着,即step_clk。先判断为CCSR的pll1_sw_clk_sel比特位为0(Pll1_main_clk),切换频率,先用step_clk,选择CCSR的step_sel,设置频率即寄存器 CCM_ANALOG_PLL_ARMn,使能并且设置低位,设置完后,切换到Pll1_main_clk。

	/*配置主频*/
	if(((CCM->CCSR >> 2)&0x01)==0)//pll1_main_clock
	{
		CCM->CCSR &= ~(1<<8);//CCSRde step_sel设置0
		CCM->CCSR |= (1<<2);//设置为step_clock模式
	}

	CCM_ANALOG->PLL_ARM = (1<<13) |((66<<0) & 0x7f);//设置频率1000MHZ,使能
	CCM->CCSR &= ~(1<<2);//打开pll1_main_clk
	CCM->CACRR =0;//设置1分频
	/*配置PLL和PFD,主要是PLL2和PLL3*/

二,其它时钟配置

1.PLL2和PLL3的PFD0-3设置

在这里插入图片描述PLL2的PDF由CCM_ANALOG_PFD_528n控制,读取值后,根据公式 528*18/PFD0_FRAC计算。

	unsigned int reg=0;
	reg = CCM_ANALOG->PFD_528;
	reg = reg & (~(0x3f3f3f3f));//将PFD0-3的频率清零
	reg = reg | (32<<24);//PLL2—PFD3=297MHZ  528*18/297=32
	reg = reg | (24<<16);//PLL2—PFD2=396MHZ
	reg = reg | (16<<8);//PLL2—PFD1=594MHZ
	reg = reg | (27<<0);//PLL2—PFD0=352MHZ
	CCM_ANALOG->PFD_528 = reg;

	reg = CCM_ANALOG->PFD_480;
	reg = reg & (~(0x3f3f3f3f));//将PFD0-3的频率清零
	reg = reg | (19<<24);//PLL3—PFD3=297MHZ
	reg = reg | (17<<16);//PLL3—PFD2=396MHZ
	reg = reg | (16<<8);//PLL3—PFD1=594MHZ
	reg = reg | (12<<0);//PLL3—PFD0=352MHZ
	CCM_ANALOG->PFD_480 = reg;

2.AHB_CLK_ROOT

在这里插入图片描述AHB_CLK_ROOT的时钟源是PLL2_PFD2,因此①选择1,②选择0,③选择分频,由于PLL2_PFD2是396MHZ,AHB_CLK_ROOT想要132MHZ,选择三分频。

/*AHB_CLOCK_ROOT 132MHZ*/
	CCM->CBCMR =CCM->CBCMR & (~(3<<18));//清除为0
	CCM->CBCMR =CCM->CBCMR | (1<<18);//选用PPL2_PFD2时钟源
	CCM->CBCDR =CCM->CBCDR & (~(1<<25));//选择信号
	while(CCM->CDHIPR & (1 << 5));//只有开关允许,才将其写入

3.IPG 和 PERCLK时钟

在这里插入图片描述
IPG_CLK_ROOT和PERCLK_CLK_ROOT要的是66MHZ,AHB_CLK_ROOT是132MHZ。对于IPG_CLK_ROOT,先读取将CBCDR的IPG_PODF,再将CBCDR的IPG_PODF比特位设置为二分即可。对于PERCLK_CLK_ROOT,设置来着OSC,再将CSCMR1设置为1分频。

	/*IPG_CLK_ROOT 66MHZ*/
	CCM->CBCDR =CCM->CBCDR & (~(3<<8));//读取BIT:IPG_PODF
	CCM->CBCDR =CCM->CBCDR | (1<<8);//设置2分频
	/*PER_CLK_ROOT  66MHZ*/
	CCM->CSCMR1 &= ~(1 << 6);	//设置来自OSC
	CCM->CSCMR1 &= ~(7 << 0);    //设置1分频

三,总结

时钟利用树这种结构,将24MHZ的晶振,利用寄存器进行相关数值和使能配置,实现倍频,然后在利用各种分频实现不同频率的时钟,就像先由晶振产生PLL时钟源,再利用类似门控的选择信号以及分频,到AHB,再对AHB频率进行选择分频,实现IPG 和 PERCLK时钟 ,从而应用。就像由一个源头,再依次往下,形成使用各种外设和设备的时钟信号。


http://www.kler.cn/a/448444.html

相关文章:

  • 《Go 语言变量》
  • petalinux-adi ---移植adi内核(一)
  • Bazel CI
  • CSS系列(30)-- 逻辑属性详解
  • MySQL -- 库的相关操作
  • Elasticsearch:什么是提示工程 - prompt engineering?
  • 介绍 Html 和 Html 5 的关系与区别
  • 推动数字金融高质量发展行动方案之数据安全解读
  • Django框架与ORM框架
  • Git实用指南(精简版)
  • Vulnhub靶场Nginx解析漏洞复现
  • Chromium GN目标指南 - 查看GN目标(三)
  • C++简明教程(文章要求学过一点C语言)(3)
  • [机器学习]XGBoost(1)——前置知识
  • Android水波纹搜索效果
  • Java并发编程框架之综合案例—— 分布式爬虫(四)
  • springboot基于Java的校园导航微信小程序的设计与实现
  • React+Vite项目框架
  • 如何构建一个简单的SpringBoot程序
  • 《软件工程文档攻略:解锁软件开发的“秘籍”》
  • 基于Spring Boot的营销项目系统
  • 题解:单调栈求解良好的感觉
  • leetcode 面试经典 150 题:无重复字符的最长子串
  • [react]searchParams转普通对象
  • 【CVE-2024-56145】PHP 漏洞导致 Craft CMS 出现 RCE
  • vue3 setup模式使用事件总线Event bus用mitt,app.config.globalProperties.$bus