当前位置：首页 > article >正文

xilinx FPGA 平台实现数字信号 -- 低通滤波

article 2025/1/16 19:09:49

xilinx FPGA 平台实现低通滤波效果：

生成一个10KHZ 叠加上100KHZ的信号，定义成data_all
使用1MHZ 采样频率，采取data_all 信号1024个点
试用低通滤波器滤除100KHZ的信号，恢复出10KHZ信号

以下是matlab中实现：

clc;
clear all;

FS = 1000000; 
N = 1024;
n = 1:1024;
t = 1/FS * n;

A1=1;
P1=0;
F1=10000;

A2=1;
P2=0;
F2=100000;

data1 = A1 * sin(2 *pi * t * F1) ;
data2 = A2 * sin(2 *pi * t * F2) ;

data_all = data1 + data2;

fix_data = fix(data_all/2 * (2^15-1) + (2^15-1));

%%%%%%%%%%%%%%%%%%%%%%生成dat文件%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
fid = fopen("fix_data.dat",'w');

for i=1:N 
    fprintf(fid,"%x\n",fix_data(i));
end

fclose(fid);

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

subplot (511);
plot(data1);

subplot (512);
plot(data2);

subplot (513);
plot(data_all);

a = 50000 * 2 /FS;
b = fir1(50,a,'low');
subplot (514);
stem(b);

data_f = filter(b,1,data_all);
subplot (515);
plot(data_f);

在这里插入图片描述
在FPGA中实现fir低通滤波的效果：
1.matlab 产生的 data_all 信号的 dat文件
2.FPGA中的RAM 存储这个dat文件数据
3.配置 fir IP 核，加载 matlab 产生的滤波系数
a.matlab 输入 fdatool 出现滤波器设置窗口，如下图
b. 设置好，可以看到下图在50k左边几乎是没有衰减的，右边频率经过 -40db的衰减。100倍的衰减，20db代表10倍衰减。
c. 送入 fir IP 数据都是整数，没有小数，所以需要设置下图参数为定点数，小数设置为0
d.生成 xilinx 平台需要的 coe 文件
在这里插入图片描述

4.仿真
使用vivado 仿真效果：上图是data_all 信号
下图是滤波后波形：
1.发现相位和data_all信号有偏差，相位是随机的，没有办法调整；
2.前50周期空窗期，没有意义，与滤波器阶数有关；
3. 需要注意 fir IP 会对输入信号增益放大到一定倍数，所以最后IP核出来的数据需要缩小相应倍数
在这里插入图片描述