当前位置：首页 > article >正文

【PLL】杂散生成和调制

article 2025/2/1 21:38:26

时钟生成 --》数字系统 --》峰值抖动
频率生成 --》无线系统 --》频谱纯度、

周期信号的相位不确定性 = 随机抖动（random jitter, RJ）+确定性抖动（deterministic jitter,DJ）

时域	频域
随机抖动	积分相位噪声
确定性抖动	边带

杂散生成和调制

1. 杂散（spur）

术语杂散信号（即杂散）是指：输出频谱中出现的任何不需要的非谐波边带。

相位噪声：频率稳定性的随机性
杂散：确定性行为

PLL 中的杂散产生主要来自 VCO 的周期性调制

1.1 窄带FM

一个正弦频率【 f(t) 】，在输出频率为 fo，正弦调制：

$f(t)=f_o+\Delta f_{pk}cos(2\pi f_m t+\theta _c)$

$\Delta f_{pk}$ ：峰值频率偏差

$f_m$ ：调制频率

$\theta _c$ ：恒定相位偏移

则调制相位 $\theta (t)$ 为：

$\theta (t) = \int 2\pi [f_0+\Delta f_{pk}cos(2 \pi f_m+\theta _c)]dt =2\pi f_o t+\Delta \theta _{pk}sin(2\pi f_m t+\theta_c)$

峰值相位偏差， $\Delta \theta _{pk}=\frac{\Delta f_{pk}}{f_m}$

调制比率： $m=\frac{\Delta f_{pk}}{f_m}=\Delta \theta _{pk}$

调频信号v(t)为：

$v(t)=Acos[2\pi f_o t+m*sin(2 \pi f_mt)] \\ =A\{cos (2 \pi f_o t)*cos(m*sin2\pi f_m t)-sin(2\pi f_o t)*sin(m*sin2\pi f_mt)\}\\ \\ \approx A[ cos 2 \pi f_ot-sin2\pi f_ot*m*sin2\pi f_m t] \\ =A \{ cos2\pi f_o t-\frac{m}{2}[cos2\pi (f_o-f_m)t-cos2\pi(f_o+f_m)t] \}$

当m很小（m<1），可以将FM 信号分类为 【窄带FM信号】
假设 $\theta _c =0$ ，可以得到第2个等号
当x很小的时候， $sin x \approx x, cos x \approx 1$ ，则窄带FM 近似（m<<1），可以得到上式约等于

窄带 FM 信号的频谱与调幅 (AM) 信号的频谱非常相似，但另一边带分量的相位反转

测量功率谱密度的频谱分析仪等测试设备无法区分窄带FM信号和AM信号。

1.2 产生单边带

如果在 PLL 的输出频谱中观察到单边带 (SSB) 或非对称双边带 (DSB)，则 VCO 的输出处可能存在直接耦合。

【SSB=AM+窄带FM】

分解后，AM 和 FM 信号的边带电平均降低 6 dB，以保持相同的信号功率。

example

【 example】Effect ofthe limiter on the SSB

具有1.1GHz的单边带信号，通过限制器，假设

载波1GHz，功率0 dBm
SSB信号1.1GHz，功率-40dBm

限制器的输出频谱是什么？限制器之后的载波和边带功率是多少？

将SSB 信号分解为AM信号和窄带FM信号
分解后，功率降低6dB，-40dBm-6=-46dBm
经过限幅器后，AM分量被抑制，仅显示FM分量
限幅器使信号下降6dB，所以 0 dBm-6dB=-6dBm；-46dBm-6dB=-52dBm
如果假设载波和杂散之间的相对强度不变，则在限制器之后将观察到−6dBm的载波功率和−52dBm的DSB功率

1.3 估计杂散电平

PLL中考虑窄带FM 信号，来考虑杂散

$v(t)\approx A[ cos 2 \pi f_ot-sin2\pi f_ot*m*sin2\pi f_m t] \\ =A \{ cos2\pi f_o t-\frac{m}{2}[cos2\pi (f_o-f_m)t-cos2\pi(f_o+f_m)t] \}$

则杂散功率为：

$P_{spur}=10log(\frac{P_{spur,dBm}}{P_{carrier,dBm}})^2=10 log(\frac{A \frac{m}{2}}{A})^2=10log(\frac{m}{2})^2$

主要杂散电平，仅由调制指数m给定
杂散电平单位【dBc】，以载波功率为参考
- -40dBc的杂散电平，意味着以dBm为单位的杂散功率比以dBm为单位的载波功率低40dB

example

【杂散计算】

假设VCO，输入频率10GHz， $K_{vco}=1GHz/V$ ，调制100MHz，峰值幅度为 $\Delta V_{pk}=1mV$

峰值频率偏移： $\Delta f_{pk}=\Delta V_{pk}*K_{vco}=1[mV]*1[\frac{GHz}{V}]=1MHz$

由上式，杂散功率为：

$P_{spur}=10log(\frac{\Delta f_{pk}}{2*f_m})^2=20log(\frac{1MHz}{2*100MHz})=-46.0206[dBc]$

杂散频率不依赖载波频率 $f_o$ ，仅仅取决于 $\Delta V_{pk},K_{vco}$
可以通过直接查看 VCO 的输入电压波形来估计杂散电平，而无需获得 VCO 频谱

1.4 周期性调制引起的确定性抖动

确定性抖动（Deterministic Jitter, DJ）是有界的，可预测的行为，包括 data-dependent jitter和 duty-cycle jitter。这里只考虑 【周期性调制】。

调制指数： $m=\frac{\Delta f_{pk}}{f_m}=\Delta \theta _{pk}$

单个正弦抖动引起的DJ： $DJ=2\Delta \theta_{pk}\frac{T_{CK}}{2\pi}=\frac{m}{\pi}T_{CK}[sec]$

在时钟生成中，DJ常被表示为时钟周期Tck的一部分，并且一个时钟周期也叫【unit interval(UI)】

$DJ=2\Delta\theta_{pk}\frac{1}{2\pi}=\frac{m}{\pi}[UI]$

杂散电平由调制指数决定，因此上述方程意味着时域中的 DJ 可以通过测量频域中的主要杂散电平来估计

example

【DJ预算和spur要求】

如果峰值抖动小于时钟周期的1%，即小于0.01UI，则DJ被认为是可以忽略的。

$m=\Delta \theta_{pk}=\pi*DJ<\pi*0.01$

即：

$P_{spur}=10(\frac{m}{2})^2<10log(\frac{0.01\pi}{2})=-36.0776[dBc]$

如果无论中心频率如何，Pspur 低于 -36 dBc，则 DJ 对总抖动的贡献小于 0.01 UI。
如果我们添加 3 dB 裕度来考虑附近杂散的影响，我们可以安全地将 −40 dBc 设置为边界线，以确定 DJ 对总抖动预算的贡献是否可以忽略不计。

1.5 分频和倍频效果

分频

$v(t)=Acos\theta(t)=Acos(\omega_ot+\frac{\Delta f}{f_m}sin(\omega_mt+\theta_c))$

假设 $\theta_c=0$ ，则 $\theta(t)=\omega_ot+(\frac{\Delta f}{f_m})sin\omega_mt$ ，瞬时频率变化为：

$\omega(t)=\frac{d\theta (t)}{dt}=\omega_o+(\frac{\Delta f}{f_m}\omega_m)cos\omega_mt=\omega_o++2\pi \Delta f cos\omega_m t$

当经过分频器，频率除以N之后，相位为：

$\theta_N(t)\int \frac{\omega (t)}{N}dt=\frac{\omega_ot}{N}+(\frac{2\pi \Delta f}{N\omega_m})sin\omega_mt=\frac{\omega_o t}{N}+\frac{m}{N}sin \omega_m t$

由上图可知，分频器将峰值相位偏差 $\Delta \theta_N$ 减少了N，但是没有改变调制频率 $\omega_m$ .

因此杂散出现在频率 $f_m$ 处，杂散电平为：

$P_{spur,N}=10log(\frac{m}{2N})^2=P_{spur}-20logN[dBc]$

N分频电路输出端的杂散电平降低了20logN，而杂散相对于载波频率的偏移频率保持不变

抖动性能应该标准化为目标时钟频率。

如果用时间单位秒来表示抖动量，则经过N分频电路后的时序抖动绝对值Δ𝜏N(t)可以表示为：

$\Delta \tau_N(t)=\frac{T_N}{2\pi}\theta_N(t)=\frac{NT_{CK}}{2\pi}(\frac{\omega_ot}{N}+\frac{m}{N}sin\omega_mt)=\frac{T_{CK}}{2\pi}\theta (t)=\Delta \tau(t)$

$T_{CK}$ ：分频前的时钟周期， $\Delta \tau(t)$ ：分频前的时序抖动
$T_{N}$ ：分频后的时钟周期， $\Delta \tau_N(t)$ ：分频后的时序抖动
分频后时序抖动的绝对量没有改变，导致分频器输出端以UI为单位的DJ得到改善
如果要以秒为单位表示抖动量，则必须同时考虑时钟频率，才能正确评估 PLL 的抖动性能

倍频

$\theta_M(t)=\frac{\Delta t}{T_{CK}/M}=M*\Delta\theta_o=M*m$

$P_{spur,M}=20log(\frac{M*m}{2})=P_{spur}+20logM[dBc]$

反馈路径中具有分频器的 PLL 用作倍频器。

因此，参考源中的任何杂散都会在 VCO 的输出处被放大，并且增加的杂散量取决于分频比的值。

2. 参考杂散

于与参考频率相同的偏移频率处的杂散，成为参考杂散(reference spur)，是由PD的特性，或者PLL不平衡大信号行为相关的静态相位误差引起的。

为什么静态相位误差会在PLL中，以参考频率速率产生周期性杂散？

根本原因：PLL的锁频特性

由于静态相位误差导致PD出现不平衡电压
不需要的电压信息被传递到LPF
为了防止VCO频率因为静态相位误差跑偏，PLL产生相反极性的相位误差补偿
所以，每个产靠周期都会产生正电压和负电压，产生电压纹波
操作发生在每个参考频率周期，VCO以参考时钟速率进行调制
参考杂散被认为是PLL系统行为，补偿PLL不平衡大信号引起的频率偏移

对于给定的电路非理想效应，减少杂散的一种方法是

减少环路带宽
使用高阶 LPF

通过将极点置于 PLL 环路带宽之外，可以以降低相位裕度为代价实现高阶低通滤波。

example

【通过高阶极点减少参考杂散】

环路带宽：1MHz
参考频率：32MHz
输出频率：1GHz
4阶PLL，参考杂散-30dBc

如果 fp1=4MHz，fp2=8MHz，可以实现的额外杂散:

$\Delta P_{spur}=20log(\frac{32MHz}{4MHz})+20log(\frac{32MHz}{8MHz})=18dB+12dB=30dB$

参考杂散电平可以降低至：-30dBc-30dB=-60dBc

相位裕度：

$\Delta \phi_{PM}=tan^{-1}(\frac{1MHz}{4MHz})+tan^{-1}(\frac{1MHz}{8MHz})=14.04 +7.13=21.17$

通过具有两个带外极点，以相位裕度减少约 22° 为代价，获得了 30 dB 的杂散减少

静态相位误差的原因可能有两个：

LPF 中的漏电流，
PD 失配。
对于频率合成应用中常用的 CP-PLL，需要单独考虑
1. PFD 失配
2. 电荷泵失配
3. PD 失配

2.1 泄露电流

当设计片上LPF时，需要考虑漏电流，尤其是当PLL采用先进的CMOS技术实现时。这是因为 LPF 积分路径中通常采用的 MOSFET 电容器可能会产生栅极漏电流。

漏电流会降低电容电压Vc，从而降低VCO频率
相应的，PLL会产生静态相位误差，以提供上行电流，从而抵消泄露电流负变化

泄露电流引起相位误差： $\theta _e=2\pi \frac{I_{leak}}{I_{CP}}$
假设使用2阶CPPLL，Vctr的波形看起来像一个矩形脉冲，幅度为 $I_{CP}R_1$ ，占空比 $\frac{I_{leak}}{I_{CP}}$
基波幅度，利用傅里叶级数第一个系数： $a_1=\frac{2I_{CP}R_1}{\pi}sin(\pi\frac{I_{leak}}{I_{CP}}) \approx \frac{2I_{CP}R_1}{\pi}*\pi \frac{I_{leak}}{I_{CP}}=2I_{leak}R_1,I_{leak<<I_{CP}}$
静态相位误差引起的峰值频率偏差： $\Delta f_{pk}=\theta_e K_d K_{vco} \approx 2(2 \pi \frac{I_{leak}}{I_{CP}})(\frac{I_{CP}R_1}{2\pi})K_{vco}=2 I_{leak}R_1K_{vco}$
2阶CPPLL参考杂散： $P_{spur}=20log(\frac{\Delta f_{pk}}{2f_m})=20log(\frac{I_{leak}R_1K_{vco}}{f_{ref}})$
过阻尼环路，分频比为N，环路带宽： $f_{BW} \approx \frac{I_{CP}R_1K_{vco}}{2\pi N}$
给定比率的( $f_{BW}/f_{ref}$ )，由于漏电流产生的参考杂散： $P_{spur} \approx 20log(2 \pi N \frac{f_{BW}}{f_{ref}}\frac{I_{leak}}{I_{CP}})$

如果系统的参考频率和输出频率是固定的，则减少漏电流引起的参考杂散的可能方法是减少环路带宽

环路带宽的减少需要通过更改 R1 或 Kvco 来完成
如果电荷泵电流减小，则会增加静态相位误差，而对参考杂散没有影响
即使漏电流保持不变，杂散电平也会随着高分频比或低参考频率而增加

当增加并联电容C2形成3阶CPPLL，PLL第三个极点将进一步降低杂散电平

$\Delta P_{spur}=20log(\frac{f_{ref}}{f_{p1}})$

近似极点频率：

$\omega_{p1} \approx \frac{1}{R_1C_1}$

3阶CPPLL参考杂散为：

$P_{spur}=20log(\frac{I_{leak}R_1K_{vco}}{f_{ref}})-20log(2\pi f_{ref} R_1 C_2)=20log(\frac{I_{leak}K_{vco}}{2\pi C_2 f_{ref}^2})$

增加给定输出频率的 fref 是减少杂散的最有效方法，这导致了所谓的小数 N PLL 的开发。

2.2 电荷泵失配

电荷泵不匹配会显著增加参考杂散。

单端电荷泵可能存在【电流失配】、【时序失配】

电流失配

(a)： $I_{UP}=I_{DN}$
(b)： $I_{UP}<I_{DN}$
PFD导通时间： $\Delta t_{on}$
参考时钟周期： $T_{ref}$
电流失配： $\Delta i$

电流失配引起的相位误差的大小与 【电流失配和电荷泵电流Icp之比】成比例

$|\theta_e|=2 \pi \frac{\Delta t_{on}}{T_{ref}}(\frac{I_{CP}+\Delta i}{I_{CP}}-1)=2\pi \frac{\Delta t_{on}}{T_{ref}}\frac{\Delta i}{I_{CP}}$

假设 $\Delta i <<I_{CP}$ ， $\Delta t_{on}<<T_{ref}$ ，则杂散可以以类似泄露电流相似的方式得到：

$P_{spur}=20log[\frac{2\pi \frac{I_{CP}R_1}{2\pi}|\theta_e|\frac{\Delta t_{on}}{T_{ref}}K_{vco}}{2f_{ref}}]=20 log(\frac{\pi \Delta i R_1 K_{vco}}{f_{ref}} (\frac{\Delta t_{on}}{T_{ref}})^2)$

$2\pi \frac{\Delta t_{on}}{T_{ref}}$ ：基波分量有效幅度

对于过阻尼环路，杂散水平：

$P_{spur} \approx 20log(2 \pi ^2 N \frac{f_{BW}}{f_{ref}}(\frac{\Delta t_{on}}{T_{ref}})^2\frac{\Delta i}{I_{CP}})$

电荷泵设计不仅 【电流失配最小】，【PFD导通时间最小】
减小PFD导通时间，降低电荷泵电流噪声贡献
PFD的最小导通时间取决于负载电容和电荷泵的开关时间

当时间 $t_{\varepsilon }$ 的相位偏移远小于 $T_{ref}$ ，等效的 $\Delta i <<I_{CP}$ ，Vctr近似锯齿波形，幅度是 $\frac{\Delta i \Delta t_{on}}{C_2}$ 。

考虑傅里叶变换，则基波分量的峰值电压为：

$\Delta V_{pk}=\frac{\Delta i }{C_2 f_{ref}}(\frac{\Delta t_{on}}{T_{ref}})^2$

杂散为：

$P_{spur}=20 log(\frac{\Delta V_{pk}K_{vco}}{2f_{ref}})=20log(\frac{\Delta i K_{vco}}{2C_2 f_{ref}^2}(\frac{\Delta t_{on}}{T_{ref}})^2)=20log(\frac{\Delta i \Delta t_{on }^2 K_{vco}}{2 C_2})$

也可以：

$P_{spur}=20log(\frac{\pi \Delta i T_1 K_{vco}}{f_{ref}}(\frac{\Delta t_{on}}{T_{ref}})^2)-20log(2\pi f_{ref}R_1 C_2)\\=20log(\frac{\Delta i \Delta t_{on}^2 K_{vco}}{2C_2})$

电荷泵搭配DAC实习数字控制电流，可以控制电流失配，调整减少参考杂散。

2.3 PFD失配

由于上行和下行输出必须驱动PMOS和NMOS开关，因此，单端电荷泵PFD设计中存在固有的时序失配

控制电压的峰峰值为： $\frac{I_{CP}\Delta t_d}{C_2}$

基波电压峰值电压为： $\Delta V_{pk}=\frac{2I_{CP}}{C_2 f_{ref}}(\frac{\Delta t_d}{T_{ref}})(\frac{\Delta t_{on}}{T_{ref}})$

杂散为： $P_{spur}=20log(\frac{\Delta V_{pk}K_{vco}}{2f_{ref}})=20log(\frac{I_{CP}\Delta t_d \Delta t_{on}K_{vco}}{C_2})$

通过减去第3极的影响来计算2阶CPPLL的杂散： $P_{spur}=20log(\frac{I_{CP}\Delta t_d \Delta t_{on}K_{vco}}{C_2})+20log(2\pi f_{ref} R_1 C_2) \\ =20 log(\frac{2\pi I_{CP}R_1 K_{vco}}{f_{ref}}*\frac{\Delta t_d}{T_{ref}}*\frac{\Delta t_{on}}{T_{ref}})$