当前位置：首页 > article >正文

TTL和CMOS的区别【数电速通】

article 2025/2/23 12:02:40

CMOS电平：电压范围在3～15V；常见电压在12V。

TTL电平：电压范围在0～5V，常见都是5V

CMOS的特点：电平由电源VDD 决定，而不是外部电源电平。

COMS电路的使用注意事项

我们在使用CMOS电路的时候有以下几项注意事项：

COMS电路时电压控制器件，它的输入阻抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不能悬空，一定要接上拉电阻或者下拉电阻，给它一个恒定的电平。
输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
当接高速信号传输线时，在COMS电路端接匹配电阻。
当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
COMS的输入电流超过1mA，就有可能烧坏COMS。

TTL电路的使用注意事项

TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理)：

悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。

OC门和OD门的区别：

1. OC门 (Open Collector Gate) 开漏门

定义：开漏门（OC门）是一种特殊的逻辑门，其输出端口连接到集电极（对于NPN型晶体管）或者漏极（对于MOSFET）。这种门的输出无法直接驱动高电平（逻辑1），只能输出低电平（逻辑0）或高阻抗状态（通常表示为“0”或者“Z”）。
工作原理：
- 当门的输出处于低电平（逻辑0）时，输出端连接到地（低电平）。
- 当门的输出处于高电平时，输出端处于高阻抗状态（不驱动任何电流）。
外部上拉电阻：由于OC门无法输出高电平，因此通常需要在输出端加一个外部上拉电阻，通过外部电源来产生高电平（逻辑1）。当输出端为高阻抗状态时，电压被上拉到电源电压，形成逻辑1。
应用：
- 总线共享：开漏门广泛应用于总线协议（如I2C总线、SPI总线）中，因为它可以让多个设备共享同一总线，只有一个设备在任何时刻输出低电平，其他设备处于高阻抗状态。
- 中断线：在中断信号线中，多个设备可以通过OC门向中央处理器发送中断信号，而不会发生信号冲突。

2. OD门 (Open Drain Gate) 开漏门（通常与开漏门类似）

定义：OD门通常指的是开漏门，特别是在CMOS逻辑门中，"Open Drain"（开漏）是用来描述N通道MOSFET（N-MOS）的一种配置，这种配置的输出可以控制连接到漏极的电压状态。OD门实际上是OC门的一种实现形式。
工作原理：OD门的工作原理与OC门类似，其输出也是一个“开漏”的状态，只有在低电平时驱动输出，而在高电平时处于高阻抗状态，需要外部上拉电阻来生成高电平。
区别：OD门的名称实际上就是指“开漏”输出门，通常与OC门无太大区别。不同的命名习惯或技术文献中可能会将其叫做OD门。

主要区别：

在许多文献中，OC门和OD门实际上指的是同一种门，都是开漏输出逻辑门。区别仅在于命名的不同，但在实际应用中，它们的功能和工作原理几乎完全相同。它们都需要外部上拉电阻来生成高电平输出，并且只能输出低电平或高阻抗状态。

总结：

OC门 和 OD门 的功能和工作原理几乎完全相同，都是“开漏”类型的门。
它们都不能直接输出高电平，只能输出低电平或高阻抗状态。
通过外部上拉电阻来生成高电平。

、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、

什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。

什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

数字电路问答数电面试题

正逻辑和负逻辑：

简而言之，若用1表示高电平，0表示低电平，则为正逻辑；反之，为负逻辑。

辐射发射常用整改方法：

降低干扰源噪声：IGBT、SICMOS这些功率器件在开通和关断过程中，由于电流和电压的急剧变化，会产生高频的电压和电流信号。这些高频信号包含丰富的谐波成分，其频率范围可以从几十kHz到几百MHz，甚至更高。可通过改进功率器件的驱动电路，或者加RC吸收电路，从而减少高频信号的产生。在PCB布线中，不合理的布局布线也会增加耦合风险，进而增大辐射风险。采用合理的布线，避免平行布线，保持线间的距离等措施。

整理分类线缆：线缆中的共模电流干扰是产生辐射的主要原因，是最容易将干扰传播出去被天线接收，共模电流的干扰会产生较强的辐射。线缆的长度越长，其作为天线的效率越高，产生的辐射越强。线缆的布局应尽量远离敏感元件和辐射源，避免相互耦合和干扰。线缆的走向应避免形成较大的环路面积，尽量使线缆的走向与设备的金属外壳平行，减小环路面积。以减少共模电流的产生。合理规划线缆的布局，避免线缆之间的交叉和干扰。对敏感元件进行屏蔽或隔离，减少外部电磁场的干扰。在线缆的端口处加磁环、Y电容等措施也能有效抑制干扰，磁环用非晶磁环较多，也有用镍锌磁环，具体问题具体分析。Y电容主要用10nF、4.7nF、1nF、470pF的电容较多。

良好的导电搭接：机壳之间的导电搭接能够增强整个机壳的屏蔽效能，减少电磁辐射的泄漏。通过良好的导电搭接，可以将设备内部的电磁场限制在机壳内部，防止其向外辐射。在高频电路中，阻抗的连续性对辐射发射十分重要。机壳之间的导电搭接可以确保电流在机壳表面的流动路径连续，从而降低高频干扰电流的辐射发射。机壳之间通过直接接触实现导电搭接是最有效的方式，将搭接面用螺钉打紧，确保他们的导电性。如果表面喷漆，在接触面要进行破漆处理。如果存在缝隙，使用导电材料（如导电布、导电泡棉）填充在机壳之间的缝隙，实现良好的导电搭接。

原文链接：辐射发射常见的整改方法

摄像头由外围的透镜，和里面的摄像头传感器组成：