基于 Verilog 的 4 位二进制计数器设计与实验：从理论到实践的深度剖析
在数字电路设计领域，计数器作为基础且重要的组件，广泛应用于各类数字系统中。本次实验聚焦于 4 位二进制计数器的设计与实现，旨在深入理解数字电路的基本原理和 Verilog 语言的应用技巧。通过本次实验，不仅能掌握 4 位二进制加法器的工作原理以及 74LS161 芯片的相关知识，还能成功实现计数器的计数和预置功能。
一、实验目的
掌握 4 位二进制加法器原理：深入理解 4 位二进制加法器的运算逻辑，这是实现计数器功能的核心基础。通过研究其原理，能够明白如何在数字电路中实现二进制数的逐位相加，以及进位的处理方式。
了解 74LS161 芯片：熟悉 74LS161 芯片的引脚图和工作原理。74LS161 是一款常用的计数器芯片，掌握其特性对于在实际电路设计中合理运用该芯片至关重要，包括各个引脚的功能、信号的输入输出方式等。
实现计数和预置功能：运用所学知识，使用 Verilog 语言设计一个 4 位二进制计数器，使其能够完成计数功能，并且具备预置数的功能，即可以根据需要将计数器设置为特定的初始值。
二、实验环境
本次实验借助了以下工具：
Modelsim：强大的电路仿真软件，用于对设计的计数器电路进行功能验证和波形分析。通过仿真，可以在实际硬件搭建之前，直观地观察计数器的工作状态，检测设计是否符合预期，及时发现并解决潜在问题。
Notepad++：便捷的文本编辑器，为编写 Verilog 代码提供了良好的环境。它支持语法高亮和代码编辑辅助功能&#x