【Cadence软件技巧集萃】从Capture到Allergo——分布演示从原理符号导出到网络表

前言

Cadence软件功能多样、性能强大，但是使用起来颇费步骤，尤其是从原理图到网络表的导入步骤，没有经过上手实践还真不一定一次就能搞定哩。本文笔者用将分步演示：

1、在Capture软件上绘制原理图；
2、将原理图导出网络表；
3、在Allergo软件上更新网络表；

希望给予使用Cadence的读者有效的帮助

一、在Capture上绘制原理图

1.新建一个原理图工程

如图：打开Capture，新建一个工程：
File—New—Project

注意：工程文件所在的路径必须无中文，点击OK，项目建立成功。

在左侧的项目文件栏里，可以见到新建的Cadence_learn_1.dsn是刚才新建好的原理图工程文件，下拉文件夹SCHEMATIC1是存放原理图的文件夹，目前有PAGE1一个原理图，在文件上点右键，点Rename，将原理图名字改成OP_Amp

2.调用官方原理图符号绘制原理图

在工具栏上放置元件，点击
Place—Part…
右侧会出现元器件管理的功能栏Place Part

点击中间写着大写字母L的文件样图标，会弹出Library文件夹路径，这是软件官方提供的原理图符号库所在位置，这里有很多实用的资源供用户使用。（以后笔者会介绍如何打造个性化的原理图符合以及封装的库）

选择Discrete（分立元件）和Amplifier（放大器）这两个库。现在他们被添加到Libraries里了。在Libraries栏中还有一个叫Design Cache（设计缓存）的，这里存放着在设计过程中被调用过的原理图符号，这是为方便用户重复拾取准备的

3.放置元件符号

点击Libraries栏内的Discrete，调用元件符号：
有两种方法：第一种，在上方Part输入窗口内，输入要调用的元件符号名称，例如：电阻resistor 、电容cap等，输入这些通用名称基本都能找到常用元件；第二种，在中间的Part栏内，一个个找需要的元件符号

笔者用第一种方法调用了电阻resistor ，以及CAP有极性和CAP NP无极性两种电容：
① 选择Discrete 分立元件库；
② 在Part内键入CAP NP；
③ 点绿色加号元件符号按钮，加载选好的元件符号到左侧原理图上去；
④ 成功得到无极性电容的原理符号

又调用了连接器connector元件库，并在Amlifier库中调用运算放大器元件，绘制了如下简单的电路回路图：

4 .给元件符号加载PCB封装

1.输入正确的封装名称

点中一个元件，双击之，会打开属性编辑器 Property Editor，找到PCB封装 PCB Footprint，输入封装名称，这里是r0805

2.Show Footprint观察加载好的元件封装

回到原理图，在元件符号上点右键，选择Show Footprint，会在右侧的观察窗口看到加载的r805封装的平面图；

3.将所有的元件符号都加载上正确的封装

4.检查DRC，确保没有错误

回到原理图，检查DRC，选择PCB——Design Rules Check，进行规则检查

检查出四处警告，意思是运放U1的8脚和4脚两个位置都用一个网络名称，软件提醒我是否考虑这是短路的情况。

这个U1是一个芯片的两个运放公用一组电源，但是在原理符号上，两个运放分别引出了电源引脚；并且，如果任意一个运放不接电源符号，会报错error。可以不理会这个警告。

二、加载封装可能遇到的问题和必要的设置

初次使用Capture，在加载PCB封装库不一定会如上述步骤那么顺利，通常会在加载元件封装后，观察Show Footprint时，出现这个提示：

遇到此现象，按照以下步骤检查，通常会得到解决：

1.检查元件封装的完整文件：

一个元件封装由三个文件组成.dra 、.psm和 .pad，他们都应该在一个文件夹下

2.检查元件封装的存放位置；

要明确PCB封装的存储位置，有两种存放位置：一种是和项目文件放在一起；另一种是单独存放。
本案例是单独存放的，笔者将平时常用的封装都放在：
D:\Cadence\Cadence\SPB_Data

3.检查capture.ini文件中，元件封装的调用路径

加载封装的时候，软件会按照指定的封装存储路径调用封装，默认的路径位置在以下路径的capture.ini文件中有体现
D:\Cadence\Cadence\SPB_Data\cdssetup\OrCAD_Capture\17.4.0

看，这样软件调用封装时候的路径就明确了。

三、导出和更新Allergo网络表

在DRC检查无误的情况下，就可以导出网络表了。

1.点击工具栏Tools—Create Netlist

跳出选项，在这里注意建立allegro电路板编辑网络表，因为我们使用allegro软件做PCB编辑

2.在项目文件夹里，建立了allegro文件夹，里面有刚刚生成的网络表文件

现在开始创建Allegro项目：
1、打开Allegro PCB Designer，New新建文件；
2、Drawing Type，选择Board；
3、文件保存路径，选择本项目路径；
4、文件名和原理图一致：Cadence_Learn_1

注意：
1、创建的.brd文件，保存同一个项目文件夹里；
2、打开文件时，选择Allegro PCB Designer

3.导入网络表

1.准备导入网络表

点击File—Import—Logic/Netlist，准备导入网络表

2.勾选必选项

1、勾选 Design entry CIS (Capture)；
2、并加载网表所在的正确路径：D:\Cadence_Learn_1\allegro
3、点击Import按钮，开始导入

在左下角，显示导入成功

3.导入元件符号

1、在左侧工作栏中，点Placement下拉页面；
2、点击Manual，会出现准备布局的所有元件；
3、勾选所有元件，这些元件就是刚才绘制过的原理图的所有元件；

4、把鼠标移到PCB编辑界面上，点击左键，元件封装一个个出现，待全部元件加载到PCB编辑界面上，点击右键选择DONE
在Capture上绘制的原理图成功地导入到Allegro的编辑界面上了

5、如果在修改了原理图的个别封装，需要在Capture里重新生成网络文件，然后在Allegro这里，File—Import，重新导入网络表，即可体现更改。请看，笔者将C3的封装c0805改成c0603，在PCB编辑器里，C3封装更新了

总结

1、本文简述了建立Capture项目的步骤，演示了调用元件符号库的方法，并绘制了电气原理图；
2、针对加载元件封装库可能遇到的问题，做了排查步骤建议；
3、DRC检查无误的情况下，从Capturer导出网络表，并在Allegro文件中导入网络表，建立起原理图到PCB编辑器的联系；