当前位置：首页 > article >正文

基于FPGA的开源项目：FOC/SHA/USB/JPEG等

article 2024/9/22 1:55:34

文章目录

- - [1. USB 1.1控制器](https://github.com/WangXuan95/FPGA-USB-Device)
  - [2. FOC控制算法](https://github.com/WangXuan95/FPGA-FOC)
  - [3. BSV高级硬件描述语言入门指南](https://github.com/WangXuan95/BSV_Tutorial_cn)
  - [4. 基于XDMA的PCIe核](https://github.com/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
  - [5. 基于SystemVerilog的RISC-V SoC](https://github.com/WangXuan95/USTC-RVSoC)
  - [6. FTDI芯片在245模式的FIFO控制器](https://github.com/WangXuan95/FPGA-ftdi245fifo)
  - [7. SD卡文件读取器](https://github.com/WangXuan95/FPGA-SDcard-Reader)
  - [8. 轻量级CAN控制器](https://github.com/WangXuan95/FPGA-CAN)
  - [9. JPEG-LS编码器](https://github.com/WangXuan95/FPGA-JPEG-LS-encoder)
  - [10. DDR1控制器](https://github.com/WangXuan95/FPGA-DDR-SDRAM)
  - [11. 定点数运算库](https://github.com/WangXuan95/FPGA-FixedPoint)
  - [12. MPEG2视频编码器](https://github.com/WangXuan95/FPGA-MPEG2-encoder)
  - [13. 使用FPGA模拟和伪装SD卡](https://github.com/WangXuan95/FPGA-SDfake)
  - [14. NFC(RFID)读卡器](https://github.com/WangXuan95/FPGA-NFC)
  - [15. 基于FPGA的串口收发模块](https://github.com/WangXuan95/FPGA-UART)
  - [16. 基于FPGA的gzip压缩器](https://github.com/WangXuan95/FPGA-Gzip-compressor)
  - [17. 基于FPGA的PNG解码器](https://github.com/WangXuan95/FPGA-PNG-decoder)
  - [18. 超高性能的JPEG-LS编码器](https://github.com/WangXuan95/UH-JLS)
  - 19.SHA算法库

本文分享几个王轩（wangxuan95.github.io）大佬的几个FPGA开源项目，对于FPGA深入学习、项目应用、算法应用等都有参考价值。以下是从大佬的GitHub主页按Star排名挑选的一些项目，分享给大家参考学习。

如果以下项目的地址无法访问，可以把github换成gitee国内镜像试试。

如有侵权，请联系我删除。

1. USB 1.1控制器

可在 FPGA 上实现各种 USB 设备。比如 USB扬声器和麦克风、USB摄像头、U盘、USB键盘、USB串口。

为了在 FPGA 上实现 USB 设备，通常的技术路线是使用 USB 芯片 (例如 Cypress CY7C68013)，导致电路和软件的开发成本较高。本库用 FPGA 实现一个通用的 USB 1.1 (Full Speed) device 控制器，可以像 STM32 单片机那样，用非常简单的电路来实现 USB 设备，而不依赖额外的 USB 芯片。

开源地址：https://github.com/WangXuan95/FPGA-USB-Device

2. FOC控制算法

基于 FPGA 的磁场定向控制 (FOC)，用于驱动永磁同步电机 (PMSM) 或无刷直流电机 (BLDC)，FOC控制算法对传感器采样速率和处理器算力提出了一定的要求，使用 FPGA 实现的 FOC 可以获得更好的实时性，并且更方便进行多路扩展和多路反馈协同。

本库实现了基于角度传感器（也就是磁编码器）的有感 FOC，即一个完整的电流环，可以进行扭矩控制。借助本库，你可以进一步使用纯FPGA 或 MCU+FPGA 的方式实现更复杂的电机应用。

开源地址：https://github.com/WangXuan95/FPGA-FOC

首个中文 Bluespec SystemVerilog (BSV) 教程。BSV 是一门高级硬件描述语言（High-Level Hardware Description Language, HL-HDL），与 Verilog 一样，被用于 FPGA 或 ASIC 的设计和验证。BSV 于 2003 年被 Bluespec 公司开发，期间是商业收费工具，到 2020 年它的编译器才开源，这才给了我们接触它的机会。

开源地址：https://github.com/WangXuan95/BSV_Tutorial_cn

4. 基于XDMA的PCIe核

PCIe-XDMA (DMA Subsystem for PCIe) 是 Xilinx 提供给 FPGA 开发者的一种免费的、便于使用的 PCIe 通信 IP 核。

开源地址：https://github.com/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial

5. 基于SystemVerilog的RISC-V SoC

一个 SystemVerilog 编写的，以一个 RISC-V CPU 为核心的，普林斯顿结构的 SoC ，可作为 MCU 使用。

CPU：5段流水线 RISC-V ，支持 RV32I 指令集（除了 CSR 指令）。
总线：具有握手机制，32-bit地址，32-bit数据。
总线交叉开关 (bus router)：可使用参数修改总线主从接口的数量和从接口占用的地址空间，以方便拓展外设。
交互式 UART 调试：可使用PC上的 Putty、minicom、超级终端等软件进行在线系统复位**、上传程序、**查看内存。
完全使用 SystemVerilog 实现，不调用IP核，便于移植和仿真。

开源地址：https://github.com/WangXuan95/USTC-RVSoC

6. FTDI芯片在245模式的FIFO控制器

sync-245-fifo 模式是 FTDI 公司的 USB 系列芯片的最高速的传输模式。本库将 sync-245-fifo 控制器封装成 Verilog 模块 (IP顶层模块名为 ftdi_245fifo_top )，它具有标准 AXI-stream 收发接口，供 Verilog 开发者调用。

开源地址：https://github.com/WangXuan95/FPGA-ftdi245fifo