RK3588主板PCB设计学习（四）
DDR4相比于DDR3升级的地方在于控制线增加了几条，数据线数量没有变。并且功耗更低，电压更低，读写速度更快：
看左边，一把数据线分组：
11根走线是1组：
这里很经典，认真复习：
DDR走线有FLY-BYA结构和T型结构，DDR4只能走FLY-BYA（菊花链）结构：
这个图好好看，串联进信号线的电阻靠近CPU端，并联进信号线的电阻靠近DDR端：
信号可以看做水龙头，发出的时候直径大，流出的时候直径小，在发出的时候串接电阻，如下图左边的所示，相当于认为缩小了水流，在接收端并联电阻相当于缩小阻值，水流直径增大，从而得到输出和输入水流直径一样大，这样就可以让信号在流动的过程中不会因为阻抗的变化造成反射现象
微带线 带状线： 结论：同一组信号线尽量在一个层进行走线
走在表层的线具有更快的传输速度，换层很可能造成时序不匹配。
走线如果下面是相邻层，参考层断开这样就是跨分割，说白了就是保证参考平面的完整性：
CPU一半的一半到DDR一半的距离是600--800mil比较合适：
