信号完整性SI总结【小登培训】
信号完整性问题的根源通常在于阻抗不匹配、串扰、时序误差、电磁辐射和电源噪声。解决这些问题需要从PCB设计、布线、材料选择、匹配和屏蔽等多个方面综合考虑，并结合眼图分析等工具进行调试和优化。确保信号完整性对于高速电路设计尤为重要，影响系统的可靠性和性能。
一句话总结 ： 确保高速信号在传输过程中不失真、不干扰。
1. 反射
阻抗不匹配：传输线阻抗与负载或源的阻抗不一致时，信号会在界面反射。 或者多层板过孔和连接器会造成不连续的阻抗。
解决办法：进行阻抗匹配：设计传输线时确保特性阻抗与源/负载阻抗一致。 或者终端匹配电阻：在接收端或源端加终端电阻吸收反射信号。
2. 串扰
邻近走线耦合：信号线之间通过电容、电感耦合产生干扰。 或者是共模噪声：相邻信号之间的电流耦合形成串扰。
解决方案： 增大信号线间距：减少电磁干扰。 采用地平面屏蔽：在关键走线间隔布置地线或参考层。 差分信号走线：减少噪声耦合。
3.时序
信号延迟：不同路径信号传播时间不同，造成时序误差。 抖动：信号沿前后位置波动，影响时序。 时钟与数据失：多个信号或时钟之间到达时间不同。
解决方案： 保持走线长度匹配：差分信号或多信号组中确保走线长度一致。 减少电容和电感负载：避免不必要的走线转角和过孔。 优化时钟分配网络：使用专用的时钟缓冲器。
CPU或者FPGA在上电的时候需要遵循一定的上电时序，不然会寄。控制上电时序的方法我记得前面总结过。
4. 电磁干扰（EMI）与电磁兼容性（EMC）
高频信号辐射：电路中高速信号或电流变化率快时，容易产生电磁辐射。 电缆和过孔的辐射：过孔、连接器可能成为天线产生辐射。
解决方案： 加地平面和屏蔽层：减少高频辐射。 控制走线长度和布局：避免天线效应。 滤波和旁路电容：抑制高频噪声。 屏蔽罩的添加以前总结过。
5. 电源完整性PI
电源噪声和纹波：不稳定电源会影响信号质量。 地弹：多信号同时切换时电源回路上的电压波动。
解决方案： 电源去耦：在电源和IC之间添加去耦电容。 使用多层PCB：布置电源平面和地平面，降低阻抗。 控制电源噪：采用低噪声电源管理方案。
6. 眼图分析
评估信号质量：眼图展示信号的抖动、噪声和开窗宽度。 判断误码率：眼图闭合会导致误码增加。 以前总结过。
解决方案： 优化走线：减少传输过程中的损耗和干扰。 终端匹配和滤波：降低反射和噪声。
7. 频率损耗
传输线损耗：导体和介质材料会导致高频信号衰减介质损耗：PCB材料的损耗随频率增加而增大。 解决方案： 选择低损耗材料：使用低介电常数（Dk）和低损耗因子（Df）的PCB材料。 控制信号频率：避免超出材料特性的频率范围。
信号完整性在实际设计PCB中，我认为最重要的一点是要保证参考信号回流路径所对应的参考平面的完整性。
推荐书籍：
删除孤岛铜皮：
这时候孤岛铜皮会高亮：点击高亮部分就可以删掉。
热处理：
