【氮化镓】p沟道GaN-on-Si晶体管的衬底偏置效应
这篇文章是关于p沟道GaN-on-Si晶体管的衬底偏置效应的研究。以下是文章的核心内容：
研究背景：
在实际应用中，p沟道场效应晶体管（p-FET）的源极通常连接到高电压，因此衬底到源极的偏置电压（VBS）可能不为零。本研究首次报告了p-FET的漏极电流（ID）与VBS之间的依赖性，并从垂直电场（EF）分布的角度分析了背后的机制。
器件结构和测量设置：
测试的器件是标准的GaN CMOS结构，包括50纳米p++-GaN层、30纳米p+-GaN帽层、20纳米Al0.22Ga0.78N势垒层和2微米GaN缓冲层，这些层都位于P型硅（P-Si）衬底上。p-FET的栅极凹槽深度为70纳米，漏源距离（LDS）、栅长（LG）和栅宽（WG）分别为8微米/1微米/20微米（n-FET）和4微米/1微米/200微米（p-FET）。
<