当前位置：首页 > article >正文

fpga系列 HDL：verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1；

article 2025/1/26 22:41:46

代码

顶层模块

module bug(
	input wire clk,
	output wire BitOut
);

	reg BitIn = 1;
    
    Encoder encoder (
		 .clk(clk),
       .BitIn(BitIn),
       .BitOut(BitOut) 
    );
endmodule

内部逻辑模块

module Encoder(
	input wire clk,
	input wire BitIn,
   output reg BitOut  
);
    always @(posedge clk) begin
        if (BitIn)
            BitOut <= 1'b1;  
        else
            BitOut <= 1'b0;
    end
endmodule

quartus13 综合结果

在quartus13中综合得到的BitIn为0：

quartus18 综合结果

在这里插入图片描述

修改方法

module bug(
    input wire clk,
    output wire BitOut
);

    reg BitIn;  
    // 不给 BitIn 初始值，而是通过时序逻辑赋值。（或者用wire BitIn=1;）
    always @(posedge clk) begin
        BitIn <= 1; 
    end

    Encoder encoder (
        .clk(clk),
        .BitIn(BitIn),
        .BitOut(BitOut)
    );
    
endmodule