【学习笔记】Cadence电子设计全流程（三）Capture CIS 原理图绘制（中）
【学习笔记】Cadence电子设计全流程（三）Capture CIS 原理图绘制（中）
- 3.09 原理图添加Bus总线
- 3.10 原理图添加差分属性
- 3.11 非电气对象的放置（辅助线，文字，注释）
- 3.12 元器件位号的重新编号排序
- 3.13 元件封装属性的添加与显示
- 3.14 将PCB封装名显示于原理图器件旁（元件封装属性的添加与显示）
- 3.15 在不同页面之间页码符号的添加
全部内容见专栏：【Cadence从原理图到PCB设计】
3.09 原理图添加Bus总线
在电路设计中，Bus总线是一种用于在多个组件之间传输数据、地址或控制信号的通信通道。它允许多个设备共享同一组线路，从而简化连接并减少布线复杂度。
（1）数据总线（Data Bus）：用于在CPU、内存和其他设备之间传输数据。宽度决定了每次传输的数据量。
（2）地址总线（Address Bus）：用于指定内存或I/O设备的位置。宽度决定了可寻址的内存空间大小。
（3）控制总线（Control Bus）：用于传输控制信号，如读写操作、中断请求等。
绘制过程：
-
总线代表的是具有相同电气特性的一组导线，在具有相同电气特性的导线数目较多的情况下，可采用总线的方式；
-
点击键盘的B键放置总线，或者使用菜单栏中的【Place】-【Bus】功能，添加总线；
-
总线命名与网络标号的命名命令类似，通过点击N键或者或者点击菜单栏的【Place】-【Net Alias…】命令可放置网络标号。
放置总线时的须注意：总线的名字不能是以数字结尾的，符号[ ]前后不能有空格，命名必须是名字加[ ]，如BUS[0:15]，BUS[0-15]，BUS[0…15]，注意要有三点，三种中的一种； -
信号线与总线的连接采用的是总线入口的方式，通过点击键盘的E键或者点击菜单栏中的Place-Bus Entry命令。
-
在一些PCB布局当中，可能会有同组同层布线、等长、时序的要求，总线可以更直观的表达这种特点。
3.10 原理图添加差分属性
差分信号常用于高速PCB设计，差分信号是一种用于传输数据的信号技术，它通过两根线（通常称为差分对）来传输信号。这两根线分别携带相位相反的信号，接收端通过比较这两根线的电压差来还原原始信号。差分信号在高速通信和抗噪声方面具有显著优势。差分信号使用两根线，一根传输正相信号（+），另一根传输反相信号（-）。接收端通过测量两根线之间的电压差来判断信号状态。电压差为正表示逻辑“1”，为负表示逻辑“0”。
- 鼠标左键单击选中一页原理图，然后执行菜单命令“Tools-Create Differential Pair…
- 在弹出的Create Differential Pair窗口中查找需要设置的网络名并添加到Selections中；
- 在①箭头处输入需要查找的大概网络名；
- 在②箭头处选择具体对应的网络名；
- 点击③箭头处的符号即可添加到Selections中；
- 点击④箭头处的Create即可自动创建好差分类。
绘制差分：
- 创建差分对
- 双击接线，可以在属性中看到DIFFERENTAL_PAIR
资料：差分信号是一种使用两根信号线传输一个信号的技术，其中一根线传输原始信号，另一根线传输其反相信号。接收端通过比较这两根线的电压差来还原信号。
差分传输区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相差180度，极性相反。在这两根线上传输的信号就是差分信号。由于外部噪声对两根线的影响相似，差分信号能有效抵消噪声。适用于高速通信，如USB、HDMI、以太网等。两根线的电磁场相互抵消，减少对外界的干扰。
在差分信号的设计中
- 信号对匹配：确保两根信号线的长度、阻抗和布线对称。
- 阻抗控制：根据传输线特性设计合适的阻抗，通常为100Ω。
- 终端匹配：在接收端使用终端电阻匹配传输线阻抗，防止信号反射。
- 布线规则：保持两根线平行且紧密布线。避免过孔和锐角转弯。尽量减少与其他信号线的交叉。
3.11 非电气对象的放置（辅助线，文字，注释）
- 执行菜单命令“Place-Text…”(快捷键“T”)，可以放置字符标注
- 在属性框中，可以对字符标注属性进行设置，默认的文本属性为空白，可以根据实际需要改成自己需要输入的标注内容
- 文本输入框:在这里可以输入想要备注的内容文字:文字换行按“Ctrl+Enter”即可
- Color:文本颜色设置
- Rotation:文本角度设置(0度;90度;180度;270度)
- Font:字体格式，用来设置输入文字的字体，如宋体、楷体等以及字号的设置，字体的大小
- Text Justification:文本对齐方式，可设置左对齐，右对齐，中心对齐
3.12 元器件位号的重新编号排序
- 需要编号的元件先清除所原有的编号，点选菜单栏的Tools-Annotate。
- 在弹出的Annotate对话框Action一栏中选择Reset part references to“?”复位所有位号（这个操作是不可逆的）。
- 点选菜单栏中的Tools-Annotate,在弹出的Annotate对话框Action一栏中选择Incremental reference update项，然后点击确定，重新编排器件位号。
- 修改位号下划线的解决方案：当手动更改了某个器件的位号时，系统会自动判别并以下划线的形式注释，可以手动消除。
3.13 元件封装属性的添加与显示
- 在原理图库中找到一个器件，以SOIC8为例，由于PCB封装已经确定了为SOIC8。
- 将这个元器件放置于原理图中，双击查看属性，可以看到已经关联好了。在制作库的过程中，对于已经确定了封装的IC元器件，可以直接确定封装名称。
- 也可以进行批量填写，先右键选定dsn文件，编辑全局属性
- 切换排列方向，便于修改。
- 用位号来排序
- Edit
- 添加
3.14 将PCB封装名显示于原理图器件旁（元件封装属性的添加与显示）
- 设选中需要显示封装属性的元器件，点击鼠标右键，下拉菜单Edit-Properties，编辑器件属性
- 在弹出的属性编辑对话中，我们在下边栏选择Parts属性，找到封装属性这一栏，PCB Footprint，然后在封装属性这一栏，点击鼠标右键，选择Display属性，在这里进行属性参数的设置
- 在元器件属性的对话框中，我们选择属性参数，设置为Value Only，将属性显示出来，也可以选择设置为Name and Value，这样就会同时显示PCB Footprint以及封装的名称
4. 同理，也可以所有也进行显示，先右键选定dsn文件，编辑全局属性
3.15 在不同页面之间页码符号的添加
- 在进行页码的编号之前，需要对标题栏的Page Number与Page Count的值，给每个页面编号，必须执行此操作，否则后面无法加入页面号
选中整个原理图的根目录.dsn，执行菜单命令Tools-Annotate，对分页符的网络进行页码的添加。
- 执行上述命令以后，弹出如图所示的对话框，在此页面选择“Packaging”界面，“Action”栏中选择"Add Intersheet references，然后点击确定按钮，执行下步的操作
- 勾选“Place On Off Page Connectors以放置
(以网络Position栏设置为“Offset Relative to Port Name名为基准偏移) - 勾选“Reset Position
- 建议页面号的偏移量“X Ofset”和“Y Ofset”分别设置为10和0
- “Format”栏设置为“Standard(1,2,3)
- 添加页面号的Prefix(前缀)和SuMx(后级)，建议分别设置为“[”和“]”
- 点击对话框下方的“Browes…”，选择工程的.csv文件路径
- 效果，在第一页的跨页网络标号处显示指向[2]。
最后
全部内容见专栏：【Cadence从原理图到PCB设计】
声明：本笔记以【凡亿】Cadence Allegro软件视频教程 为基础，结合自身项目设计过程整理所得，仅用于学习记录、技术交流，请勿用于商业用途。