【电路笔记】-多谐振荡器
多谐振荡器
文章目录
- 多谐振荡器
-
- 1、概述
- 2、单稳态多谐振荡器电路
- 3、NOT门单稳态多谐振荡器
- 4、非稳态多谐振荡器电路
- 5、双稳态多谐振荡器电路
- 6、555定时器电路
多谐振荡器是连续在高和低两个不同状态之间操作的时序逻辑电路。
1、概述
单个时序逻辑电路可用于构建更复杂的电路,如多谐振荡器、计数器、移位寄存器、锁存器和存储器。
但是,这些类型的电路要以“顺序”方式操作,它们需要添加某种形式的时钟脉冲或定时信号以使其改变状态。时钟脉冲通常是由单个脉冲发生器电路(如多谐振荡器)产生的连续方形或矩形波形。
多谐振荡器电路在“高”状态和“低”状态之间振荡,产生连续输出。非稳态多谐振荡器通常具有均匀的50%占空比,即循环时间的50%输出为“高”,剩余的50%循环时间输出为“关”。换句话说,非稳态定时脉冲的占空比为1:1。
使用时钟信号进行同步的时序逻辑电路依赖于频率,因此依赖于时钟脉冲宽度来激活其开关动作。正如我们之前看到的基本触发器电路那样,时序电路也可以使用时钟信号的上升沿、下降沿或两个边沿来改变其开关状态。以下是与定时脉冲或波形相关的常用术语列表。
-
有效高电平 - 如果状态变化从“低”到“高”,则在时钟脉冲的上升沿或时钟宽度期间发生。
-
有效低电平 - 如果状态变化从“高”到“低”,则在时钟脉冲的下降沿发生。
-
时钟宽度 - 这是时钟信号的值等于逻辑“1”或高的时间。
-
时钟周期 - 这是在同一方向上连续过渡之间的时间,即两个上升沿或两个下降沿之间。
-
占空比 - 这是时钟宽度与时钟周期的比率。
-
时钟频率 - 时钟频率是时钟周期的倒数,频率=1/时钟周期。(ƒ = 1/T)
时钟脉冲生成电路可以是模拟和数字电路的组合,产生连续的脉冲序列(这些称为非稳态多谐振荡器)或特定持续时间的脉冲(这些称为单稳态多谐振荡器)。结合两个或更多多谐振荡器电路可以产生所需模式的脉冲(包括脉冲宽度、脉冲之间的时间和脉冲频率)。
时钟脉冲生成电路基本上有三种类型:
- 非稳态 - 一种自由运行的多谐振荡器,没有稳定状态,但会在两个状态之间连续切换,此操作会产生一系列固定已知频率的方波脉冲。
- 单稳态 - 一种单发多谐振荡器,只有一个稳定状态,一旦外部触发就返回到其第一个稳定状态。
- 双稳态 - 一种触发器,有两个稳定状态,产生一个单一脉冲,值要么为高电平,要么为低电平。
通过数字逻辑门的相互连接,可以产生非常简单的时钟信号(或脉冲)。由于与非门包含电流放大,它们还可以在单个电容器和电阻器的辅助下提供适当的时钟信号或定时脉冲,以提供所需的反馈和定时功能。
这些定时电路通常因其简单而常被使用,并且如果设计的逻辑电路有一些未使用的门,它们可以用来创建单稳态或非稳态振荡器,这也是很有用的。这种简单的RC振荡器网络有时被称为“松弛振荡器”。
2、单稳态多谐振荡器电路
单稳态多谐振荡器或“单发”脉冲发生器通常用于将短暂尖锐的脉冲转换为更宽的脉冲,用于计时应用。当施加适当的外部触发信号或启动脉冲T时,单稳态多谐振荡器产生单个输出脉冲,要么是“高”,要么是“低”。
这个触发脉冲信号启动一个计时周期,使单稳态的输出在计时周期开始时(t1)改变状态。输出保持在这种第二状态,直到计时周期结束(t2),这由定时电容CT和电阻RT决定的时间常数确定。
单稳态多谐振荡器现在保持在这种第二计时状态,直到RC时间常数结束,并自动“重置”或返回到其原始(稳定)状态。因此,单稳态电路只有一个稳定状态,即其空闲或静止状态。这种类型的电路更常见的名称简单地就是“触发器”,因为它可以像我们之前看到的,由两个交叉耦合的与非门(或或非门)制成。考虑下面的电路。
假设最初触发输入T通过电阻R1保持在逻辑电平“1”的高位,使得第一个与非门U1的输出为低位,逻辑电平“0”(