当前位置：首页 > article >正文

数字电子技术（十六）——CMOS反相器以及CMOS反相器的电路结构和工作原理

article 2025/1/30 13:11:53

1 单开关电路和双开关电路

2 CMOS反相器

2.1 CMOS反相器的电路结构

2.2 输入和输出的电压工作曲线

2.3 电压和电流的传输特性

2.4 输入噪声容限

1 单开关电路和双开关电路

如下所示为单开关电路的示意图：

对于单开关电路来说，主要的缺点就是功耗比较大，针对这个缺点，设计出了双开关电路，双开关电路可以更好地适应不同负载的需求，合理分配效率，从而提高整体的效率。

双开关电路不仅仅功耗低，而且可以实现多点控制，即在不同的位置通过两个开关来控制同一个电器设备，提高了控制灵活性。同时使用双开关可以节约成本和空间，双开关电路可以节省电路板空间，如下所示为双开关电路：

CMOS管通常使用的是双开关电路。在CMOS双开关电路中，通常会将NMOS和PMOS管并联使用。由于NMOS和PMOS的导通电阻特性不同，通过合理设计，可以使两个管子的导通电阻并联，从而显著降低整体导通电阻。同时CMOS管本身具有高开关速度和低功耗的特点，双开关电路进一步优化了这些特性。

2 CMOS反相器

2.1 CMOS反相器的电路结构

CMOS管是由PMOS管和NMOS管构成的互补性电路结构，两个异性管栅极连接到一起为输入端子，漏极连在一起，作为输出端子，PMOS的漏极连接电源正极端，NMOS管源极接地，示意图如下所示：

简化结果如下所示：

为了保持这个电路可以正常工作，要求供电电源的源电压应该大于两个MOS管的开启点位，即 $V_{DD}>|U_{th}P|+|U_{th}N|$ 。在上图中NMOS是CMOS管中的驱动管，而PMOS是负载管，即NMOS管的有源负载。

当电路中输入高电平，PMOS管的栅源之间压差之间没有导电沟道产生，PMOS处于截止状态，漏极和源极之间导电沟道是断开的，等效的阻值非常大，可以达到上百兆欧。高电平输入使得栅源之间的压差大于NMOS管的开启电压，因而由导电沟道产生，导通的沟道对外呈现低阻值，此时一端高一端低，两个不同的沟道对于供电电源进行分压，电路输出为低电平0V。

当电路中输入为高电平时，此时PMOS管处于断开状态，而NMOS管处于导通状态，如下图所示：

电路输入低电平时，PMOS管的栅源之间，是一个负向的栅源电压，因此产生了P型导电沟道，PMOS管导通，NMOS管栅元电压为0V，处于截止状态，电路输入为高电平，约等于源电压值。

当电路中输入为低电平时，此时PMOS管处于导通状态，而PMOS管处于断开状态，如下图所示：

可以总结为如下表所示：

表1 CMOS管的高低电平输入、输出电压表
$U_i$	$VT_p$	$VT_N$	$U_o$
$V_{DD}$	OFF	ON	0V
0V	ON	OFF	$V_{DD}$

通过结果可以看到，无论输入的是高电平还是低电平，两个MOS管始终一个导通，一个截止。通过上面电路图的输入输出表可以推出下面的真值表，其中使用A表示输入信号，使用P来表示输出信号：

表2 逻辑非的真值表
A	P
0	1
1	0

通过反相器的逻辑图表示如下所示：

逻辑表达式为： $P=A'$ 。

同时需要注意的是，CMOS反相器输入的时CMOS的栅极和源极之间是绝缘的，CMOS门电路时具有高输入阻抗的器件，输入电流为0，当输入端对地接入电阻的时候，无论电阻的阻值大小，都相当于输入0V压降的输入。

CMOS输入端绝对不能够悬空，绝缘栅级很容易受到静电的损伤，悬空的端子容易吸附空间中的静电电荷，积累过多的静电电荷在栅源之间产生高压二击穿栅极损坏器件。因此我们做出了如下调整：

CMOS工作在3V~18V。稳定的时候，反相器的电源端和接地端处于高阻态，是一个极小的（uA级）电流，因此CMOS的耗电低，开关的速度快。

（本小节参考了哈尔滨工业大学《数字电子技术基础》课程）

2.2 输入和输出的电压工作曲线

$I_{PU}$ 与 $V_{out}$ 之间的关系如下所示：

$I_{PD}$ 与 $V_{out}$ 之间的关系如下所示：

在实验室中，在实验室中施加输入信号，输出端看输出信号，重复改变输入信号的电压值观察输出信号的电压值得到工作曲线。或者使用另一种方式，将图9和图10上面两张进行叠加得到CMOS反相器的电压传输特性，如下所示：

当两个场效应晶体管都处于饱和状态时，输入电压（Vin）的微小变化会使输出电压（Vout）产生较大变化。

（本节参考了清华大学王红的《数字电子技术基础》课程）

2.3 电压和电流的传输特性

如下图所示为CMOS反相器的电压传输特性图：

在AB段， $V_I<V_{GS(TH)N}$ ，此时 $T_1$ 导通， $T_2$ 截止，可以推断 $V_O=V_{OH}=V_{DO}$ 。

在CD段， $V_I>V_{DD}-|V_{GS(TH)P}|$ ， $T_2$ 导通， $T_1$ 截止，此时可以推断 $V_O=V_{OL}=0$ 。

在BC段， $V_{GS(TH)N}<V_{I}<V_{DD}-|V_{GS(TH)P}|$ ，此时 $T_1$ 和 $T_2$ 同时导通，若 $T_1$ ， $T_2$ 参数完全对称，此时 $V_I=\frac{1}{2}V_{DD}$ 时， $V_O=\frac{1}{2}V_{DD}$ 。

AB和CD区只有一个管子是导通的，而中间区域是两个管子在切换导通和截止的区域，这时候会出现导通的状态，而最中间的位置两个管子都处于恒流区。

数字电路在真正稳定的时候，功耗基本为0，则CMOS器件主要的功耗主要在切换时的功耗。

CMOS反相器对应的电流传输特性如下所示：

与电压传输特性相对应，电流特性分为三个区。在AB段， $T_2$ 工作在截止状态，内阻非常高，所以流过 $T_1$ 和 $T_2$ 的漏极电流几乎为0，在CD段此时 $T_1$ 处于截止状态，内阻非常高，所以流过 $T_1$ 和 $T_2$ 的漏极电流也基本为0。

在BC段， $T_1$ 和 $T_2$ 同时导通，电流 $i_D$ 同时流过 $T_1$ 和 $T_2$ ，在 $V_I=\frac{1}{2}V_{DD}$ 附近的 $i_D$ 最大。

2.4 输入噪声容限

在数字电路中，输入信号在受到噪声干扰的情况下，，允许输入的变化范围称为输入噪声容限。

如下图所示为输入端噪声容限示意图：

在 $V_I$ 偏离 $V_{IH}$ 和 $V_{IL}$ 的一定范围内， $V_O$ 基本不变。

在许多门电路相互连接成一个系统的时候，前一个门电路的输出就是后面一个门电路的输入，那么输出高水平的最小值 $V_{OH(min)}$ 和 $V_{IL(min)}$ 之间的噪声容限，输出低电平的最大值 $V_{OL(max)}$ 和输入低电平的最大值 $V_{IL(max)}$ 的噪声容量，通过上图可以得出：